一种兼容分时连接CPU和Tri mode卡的背板及实现方法技术

本发明专利技术提供一种兼容分时连接CPU和Tri mode卡的背板及实现方法，支持tri mode卡和支持主板CPU直连可编程逻辑器，可编程逻辑器上增加一位拨码开关，拨码开关信号连接到可编程逻辑器。CPLD代码开发时通过此拨码开关识别是tri mode卡直连还是CPU直连。拨码开关连接CPLD的GPIO管脚，可以通知此GPIO管脚为高还是低。通过不同的高低电平CPLD识别为CPU直连还是tri mode卡直连，无需设计两款背板，减少了开发工作量和人力成本。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。

A backplane compatible with time-sharing connection between CPU and tri mode card and its implementation

【技术实现步骤摘要】
一种兼容分时连接CPU和Trimode卡的背板及实现方法
本专利技术涉及服务器
，尤其涉及一种兼容分时连接CPU和Trimode卡的背板及实现方法。
技术介绍
随着云计算持续发展，各大互联网运营商对服务器产品配置要求越来越多，服务器产品中硬盘配置必不可少。有些运营商希望通过服务器内主板上的CPU连接背板，背板上连接NVME硬盘。有些运营商希望通过trimode卡连接背板，背板上连接NVME硬盘。CPU连接背板与trimode卡连接背板的区别在于：当CPU连接背板时，每个CPU的PCIE通道数可以支持连接10个以上的NVME硬盘(四个PCIE通道连接一个NVME硬盘)，一个CPU支持一个VPP通道，一个VPP通道中携带的点灯信号包含了此CPU连接的所有硬盘。所有这些硬盘的点灯信息由CPU的一个VPP通路通知到背板上的CPLD进行信号解析。CPU连接的连接器中需要有VPP地址，用来区分具体是CPU的哪个PCIE端口与背板连接。trimode卡，是每个PCIE端口连接器含有一个类似VPP的I2C信号，每个I2C与每个硬盘对应，无需地址区分不同的PCIE端口。针对trimode卡连接背板和主板CPU连接背板的不同连接情况，以往我们设计背板需要设计两块不同背板分别搭配。需要投入双倍的开发人力和成本，还要维护两个不同的背板，增加维护成本。现有技术灵活性较低，需要维护两款不同的背板，一是增加了背板开发数量，投入更多开发人力和成本。二是在前端客户现场进行改配时需要更换不同的背板，增加了维护成本。
技术实现思路
为了克服上述现有技术中的不足，本专利技术提供一种兼容分时连接CPU和Trimode卡的背板，包括：可编程逻辑器，硬盘接口，连接组件以及状态获取模块；连接组件设有连接器；可编程逻辑器分别与硬盘接口，连接器以及状态获取模块连接；可编程逻辑器通过状态获取模块的状态信息获取连接组件当前的连接信息；可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口连接；可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口连接。进一步需要说明的是，第一模块为CPU；连接组件还设有VPP连接器；连接器与CPU的数据输出端连接；VPP连接器与CPU的VPP端连接；可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为CPU通过连接器和与硬盘接口连接存储器。进一步需要说明的是，第二模块为trimode卡；连接器与trimode卡连接；可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为trimode卡通过连接器和与硬盘接口连接存储器。本专利技术还提供一种兼容分时连接CPU和Trimode卡的实现方法，方法包括：可编程逻辑器获取状态获取模块的逻辑信息；根据逻辑信息判断连接组件当前的被连接模块。进一步需要说明的是，可编程逻辑器解析与连接组件之间的通信信号状态，控制显示灯的显示状态。进一步需要说明的是，可编程逻辑器根据状态获取模块的高低电平，确认逻辑信息。从以上技术方案可以看出，本专利技术具有以下优点：本专利技术支持trimode卡和支持主板CPU直连可编程逻辑器，可编程逻辑器上增加一位拨码开关，拨码开关信号连接到可编程逻辑器。CPLD代码开发时通过此拨码开关识别是trimode卡直连还是CPU直连。拨码开关连接CPLD的GPIO管脚，可以通知此GPIO管脚为高还是低。通过不同的高低电平CPLD识别为CPU直连还是trimode卡直连，无需设计两款背板，减少了开发工作量和人力成本。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。附图说明为了更清楚地说明本专利技术的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为兼容分时连接CPU和Trimode卡的背板实施例示意图；图2为兼容分时连接CPU和Trimode卡的背板实施例示意图；图3为实现方法流程图。具体实施方式本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本专利技术的范围。附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。本专利技术中涉及的存储器，或硬盘可以为NVME(Non-VolatileMemoryexpress)。硬盘接口可以为逻辑设备接口规范，是一种新型的硬盘接口。可编程逻辑器可以为CPLD(ComplexProgrammableLogicDevice)，复杂可编程逻辑器件。服务器上常用的电源上下电，背板点灯控制单元。还涉及了VPP(virtualpinport)CPU的一种总线接口，类似I2C总线。作为本专利技术的实施例，兼容分时连接CPU11和Trimode卡12的背板如图1和图2所示，通过修改背板端口设计，背板配置到服务器中，可以基于需要连接模块，比如CPU11或Trimode卡12。具体包括：可编程逻辑器1，硬盘接口2，连接组件3以及状态获取模块；连接组件设有连接器；可编程逻辑器1分别与硬盘接口2，连接器以及状态获取模块连接；可编程逻辑器1通过状态获取模块的状态信息获取连接器当前的连接信息；可编程逻辑器1获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口2连接；可编程逻辑器1获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口2连接。逻辑信息的设置是基于系统预先配置，状态获取模块可以给可编程逻辑器1提本文档来自技高网...

【技术保护点】
1.一种兼容分时连接CPU和Tri mode卡的背板，其特征在于，包括：可编程逻辑器，硬盘接口，连接组件以及状态获取模块；连接组件设有连接器；/n可编程逻辑器分别与硬盘接口，连接器以及状态获取模块连接；/n可编程逻辑器通过状态获取模块的状态信息获取连接器当前的连接信息；/n可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口连接；/n可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口连接。/n

【技术特征摘要】
1.一种兼容分时连接CPU和Trimode卡的背板，其特征在于，包括：可编程逻辑器，硬盘接口，连接组件以及状态获取模块；连接组件设有连接器；
可编程逻辑器分别与硬盘接口，连接器以及状态获取模块连接；
可编程逻辑器通过状态获取模块的状态信息获取连接器当前的连接信息；
可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口连接；
可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口连接。


2.根据权利要求1所述的背板，其特征在于，
第一模块为CPU；
连接组件还设有VPP连接器；
连接器与CPU的数据输出端连接；
VPP连接器与CPU的VPP端连接；
可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为CPU通过连接器和与硬盘接口连接存储器。


3.根据权利要求1所述的背板，其特征在于，
第二模块为trimode卡；
连接器与trimode卡连接；
可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为trimode卡通过连接器和与硬盘接...

【专利技术属性】
技术研发人员：唐传贞，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32