像素结构、阵列基板及显示面板制造技术

本申请公开了一种像素结构、阵列基板及显示面板，像素结构包括多个阵列分布的像素区以及与所述像素区一一对应的像素电极；每一所述所述像素电极包括相间隔的第一像素电极和第二像素电极，相邻两行像素区之间设置有走线区。利用走线区提供较大的间距，以消除上下两行像素电极之间的电压差，防止在压差的影响下导致相邻两行像素区的交界处的液晶倾倒，避免相邻两行像素区的交界处产生暗纹，同时无需在相邻两行像素区之间设置额外的间隔区域，增大像素开口率。

Pixel structure, array substrate and display panel

【技术实现步骤摘要】
像素结构、阵列基板及显示面板
本申请涉及显示领域，尤其涉及显示
，具体涉及一种像素结构、阵列基板及显示面板。
技术介绍
随着生活水平的提高，液晶显示器(LiquidCrystalDisplay，LCD)越来越受到人民追捧。如图1至图3所示，现有的8畴区液晶显示器中，液晶显示器包括多个阵列分布的像素单元70，每一像素单元70中的主像素电极71与亚像素电极72沿上下依次排布，主像素电极71和亚像素电极72均包括呈十字形的躯干电极74；主像素电极71与压像素电极72之间设置一布线区73。为了改善视角，通常输入主像素电极71的电压与输入亚像素电极72的电压不同。在对像素单元70进行光学模拟的过程中(图3)，发现像素单元70中的暗纹主要包括由于躯干电极74的遮挡产生的十字形暗纹91，以及，由于主像素电极71与亚像素电极72之间的压差影响相邻两行显示单元70的交界处的液晶倾倒导致在相邻两行像素单元70之间产生的间隔暗纹92，而为了避免间隔暗纹90的产生，通常会在上下两行像素单元70之间设置一间隔区80，通过间隔区80降低相邻两行像素单元70之间的电压差，从而减少间隔区80处的间隔暗纹92。然而，由于间隔区80需要具有较大的宽度，同时间隔区80处不能设置像素电极，在相同显示面积内需要通过降低像素电极的数量或大小以实现间隔区80的设置，极大的损失了像素开口率。
技术实现思路
第一方面，本申请实施例提供一种像素结构，以解决现有的液晶显示器中，为了防止相邻两行像素电极的交界处产生暗纹，而在相邻两行像素电极之间设置宽度较大的间隔区，极大的损失了像素开口率的技术问题。为解决上述问题，本申请提供的技术方案如下：一种像素结构，所述像素结构包括多个阵列分布的像素区以及与所述像素区一一对应的像素电极；其中，每一所述所述像素电极包括相间隔的第一像素电极和第二像素电极，相邻两行所述像素区之间设置有走线区。在一些实施例中，所述第二像素电极沿所述第一像素电极的外边界设置且与所述走线区之间形成一围合区，所述第一像素电极位于所述围合区中。在一些实施例中，所述像素区包括相间隔的第一像素区和第二像素区，所述第二像素区沿所述第一像素区的外边界设置，所述第一像素电极位于所述第一像素区，所述第二像素电极位于所述第二像素区；所述像素电极包括主干电极，所述主干电极包括沿第一方向设置的第一主干电极以及沿第二方向设置的第二主干电极；其中，所述第一主干电极与所述第二主干电极将所述像素区限定为四个液晶配向区，任一所述液晶配向区包括至少一个位于所述第一像素区内的第一子像素区以及至少一个位于所述第二像素区内的第二子像素区。在一些实施例中，所述第一主干电极沿所述像素区的行方向设置，所述第二主干电极沿所述像素区的列方向设置。在一些实施例中，所述第一主干电极包括位于所述第一像素区内的第一部分和位于所述第二像素区内的第二部分，所述第二主干电极位于所述第二像素区内，所述第二分部与所述第二主干电极交叉设置。在一些实施例中，所述第一主干电极位于所述第一像素区内，所述第二主干电极位于所述第二像素区内。在一些实施例中，所述液晶配向区包括至少两个所述第一子像素区和至少两个所述第二子像素区。在一些实施例中，任一所述液晶配向区内均设置有与所述主干电极连接的分支电极；其中，所述分支电极包括多条位于所述第一子像素区内的第一分支电极以及多条位于所述第二子像素区内的第二分支电极。在一些实施例中，任一所述液晶配向区内，所有所述第一分支电极平行设置，所有所述第二分支电极平行设置，所述第一分支电极与所述第二分支电极平行设置。在一些实施例中，同一像素区内，沿所述第一方向，相邻的两个所述液晶配向区内的分支电极关于所述第二主干电极呈对称分布；沿所述第二方向，相邻的两个所述液晶配向区内的分支电极关于所述第一主干电极呈对称分布。在一些实施例中，所述第一像素区为主像素区，所述第二像素区为亚像素区。第二方面，本申请还提供一种阵列基板，所述阵列基板包括基板、设置于所述基板上的薄膜晶体管层以及如上述的像素结构，所述像素结构位于所述薄膜晶体管层上。在一些实施例中，所述薄膜晶体管层包括沿所述像素区的列方向设置的数据线，所述数据线在所述像素结构上的正投影与所述像素结构的第一像素区相间隔。第三方面，本申请还提供一种显示面板，所述显示面板包括彩膜基板以及如上述的阵列基板，所述彩膜基板与所述阵列基板之间设置有液晶层。本专利技术申请的有益效果为：通过将像素结构中必须存在的走线区设置在相邻两行像素区之间，利用走线区为相邻两行像素区之间提供较大的间距，以消除上下两行像素电极之间的电压差，防止在压差的影响下导致相邻两行像素区的交界处的液晶倾倒，避免相邻两行像素区的交界处产生暗纹，同时无需在相邻两行像素区之间设置额外的间隔区域，增大像素开口率。利用位于亚像素电极围绕主像素电极的外边界设置，从而形成包围或半包围主像素电极的结构，可以减小数据线与主像素电极之间的垂直串扰，无需在数据线与主像素电极之间设置金属屏蔽层，增大像素开口率，同时第一像素电极与第二像素电极共用一套主干电极，减小主干电极所占用的像素面积，整个像素电极只有两条由主干电极引起的暗纹，从而减少像素区内的暗纹，提高液晶效率。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为本申请
技术介绍
中相邻两行像素单元的排布示意图；图2为图1中A区的结构示意图；图3为本申请
技术介绍
中像素单元的光学模拟示意图；图4为本申请一实施方式中相邻两行像素电极的排布示意图；图5和图6为本申请一实施方式中像素电极的第一种结构示意图；图7为图6中B区的结构示意图；图8为本申请第一种实施方式中像素电极的第二种结构示意图；图9为本申请第二种实施方式中像素电极的第一种结构示意图；图10为本申请第二种实施方式中像素电极的第二种结构示意图；图11为本申请具体实施方式中像素电极的光学模拟示意图；图12为本申请第三种实施方式中像素电极的第一种结构示意图；图13为本申请第三种实施方式中像素电极的第二种结构示意图；图14为本申请一实施方式中阵列基板的结构示意图；图15为本申请一实施方式中数据线的排布示意图；图16为本申请一实施方式中辅助线的排布示意图。附图标记：10、基板；20、薄膜晶体管层；30、像素结构；31、像素区；311、第一像素区；312、第二像素区；313、液晶配向区；3131、第一子像素区；3132、第二子像素区；315、围合区；32、像素电极；321、第一像素电极；322、第二像素电极；323、第一主干电极；324、第二主干电极；325、第一分支电极；326、第二分支电极；33、走线区；51、数据线；52、辅助线；60、暗纹；70、像素单元；71、主像素电极；72、亚本文档来自技高网...

【技术保护点】
1.一种像素结构，其特征在于，所述像素结构包括多个阵列分布的像素区以及与所述像素区一一对应的像素电极；/n其中，每一所述所述像素电极包括相间隔的第一像素电极和第二像素电极，相邻两行所述像素区之间设置有走线区。/n

【技术特征摘要】
20191211 CN 20191126659691.一种像素结构，其特征在于，所述像素结构包括多个阵列分布的像素区以及与所述像素区一一对应的像素电极；
其中，每一所述所述像素电极包括相间隔的第一像素电极和第二像素电极，相邻两行所述像素区之间设置有走线区。


2.根据权利要求1所述的像素结构，其特征在于，所述第二像素电极沿所述第一像素电极的外边界设置且与所述走线区之间形成一围合区，所述第一像素电极位于所述围合区中。


3.根据权利要求2所述的像素结构，其特征在于，所述像素区包括相间隔的第一像素区和第二像素区，所述第二像素区沿所述第一像素区的外边界设置，所述第一像素电极位于所述第一像素区，所述第二像素电极位于所述第二像素区；所述像素电极包括主干电极，所述主干电极包括沿第一方向设置的第一主干电极以及沿第二方向设置的第二主干电极；
其中，所述第一主干电极与所述第二主干电极将所述像素区限定为四个液晶配向区，任一所述液晶配向区包括至少一个位于所述第一像素区内的第一子像素区以及至少一个位于所述第二像素区内的第二子像素区。


4.根据权利要求3所述的像素结构，其特征在于，所述第一主干电极沿所述像素区的行方向设置，所述第二主干电极沿所述像素区的列方向设置。


5.根据权利要求4所述的像素结构，其特征在于，所述第一主干电极包括位于所述第一像素区内的第一部分和位于所述第二像素区内的第二部分，所述第二主干电极位于所述第二像素区内，所述第二分部与所述第二主干电极交叉设置。


6.根据权利要求4所述的像素结构，其特征在于，所述第一主干电极位于所述第一像素区内，所述第二主干电极位...

【专利技术属性】
技术研发人员：曲凯莉，严允晟，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：广东;44