全控交直交变流系统直流电容剩余寿命监测方法技术方案

本发明专利技术提供了一种全控交直交变流系统直流电容剩余寿命监测方法，提供了一种无需增加额外的硬件设备和特制的测量设备，便于移植和实现的，准确度较高的电容剩余寿命在线监测方案。该方案基于电容器一阶等效阻容电路，利用系统中已有的用于变流控制的电压电流传感器，在线实时测量出电容器等效电容值和等效电阻值，从而预测出电容器剩余寿命。

Monitoring method for residual life of DC capacitor in fully controlled AC-DC-AC converter system

【技术实现步骤摘要】
全控交直交变流系统直流电容剩余寿命监测方法
本专利技术涉及一种直流电容剩余寿命监测方法，具体涉及一种全控交直交变流系统直流电容剩余寿命监测方法。
技术介绍
全控整流交直交变流系统具备高效率和高可靠性，同时提供了幅值和频率完全可控的三相或单相交流电源输出，因此被广泛的应用于各种场合。涉及该变流系统的可靠性研究中，直流侧电容器的剩余寿命在线监测成为近些年的研究热点。多数电容器剩余寿命在线监测方案针对电容器的等效参数进行监测，往往需要增加额外的硬件设备和特制的测量设备。也有些在线监测方案针对部分场合的特殊性，如电机驱动场合，在系统的启动和停机过程中，利用电容器的充放电特性进行电容器等效电容值的计算。这些在线监测方案要么不具备普适性，不便于移植；要么需要额外的经济投入，增加了成本；要么停留在理论研究阶段，抗干扰能力差。
技术实现思路
针对现有技术中存在的缺陷，本专利技术的目的在于提供一种无需增加额外硬件设备和特制测量设备的，便于移植和实现的，准确度较高的电容剩余寿命在线监测方案。本方案基于电容器一阶等效阻容电路，利用系统中已有的用于变流控制的电压电流传感器，在线实时测量出电容器等效电容值和等效电阻值，从而预测出电容器剩余寿命。为达到以上目的，本专利技术采取的技术方案是：一种PWM变流器直流支撑电容剩余寿命在线监测系统，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnetW5300芯片和以太网变压器，DSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于片选FLASH芯片；DSP芯片的EM1CS3管脚与RAM芯片连接，用于片选RAM芯片；DSP芯片的EM1OE管脚和EM1WE管脚分别与FLASH芯片的读、写管脚连接；DSP芯片的EM1OE管脚和EM1WE管脚分别与RAM芯片的读、写管脚连接；DSP芯片的19位地址总线和16位数据总线分别与FLASH芯片的地址管脚、数据管脚连接；DSP芯片的19位地址总线和16位数据总线分别与RAM芯片的地址管脚、数据管脚连接；DSP芯片的EM1CS4管脚与WIZnetW5300芯片的管脚CS连接，DSP芯片的EM1OE管脚和EM1WE管脚分别与WIZnetW5300芯片的读、写管脚连接，DSP芯片的8位地址总线与WIZnetW5300芯片的地址线输入管脚连接，DSP芯片的16位数据总线与WIZnetW5300芯片的数据输入管脚连接；FPGA芯片的12个GPIO管脚分别与3块AD7656芯片的片选管脚CS、复位信号管脚RESET、反馈信号管脚BUSY、启动转换信号管脚CONVST连接，3块AD7656芯片的数据管脚均与DSP芯片的16数据总线连接；所述AD7656芯片的6路采样输入管脚均与一个低通滤波器的输出端连接，一个低通滤波器的输入端与电压传感器连接，另一个低通滤波器的输入端与电流传感器连接；所述底板与核心板连接，为核心板的控制芯片提供电源；所述核心板的扩展接口包括：多种协议串行通信接口，ADC采样输入接口，数据地址总线接口，PWM输出接口和多个数字输入输出接口。在上述方案的基础上，所述在线监测系统采用可扩展接插件设计，所述可扩展接插件设计允许用户针对核心板的功能和目标功能自由设计底板。在上述方案的基础上，所述DSP系统采用窗口电压检测芯片进行过欠压保护电路设计，对DSP系统进行保护和复位操作；所述DSP最小系统单元包括晶振电路、复位电路、电源电路、引导模式设置电路和JTAG接口电路；所述DSP芯片的型号为TMS320F28377d；DSP系统还包含多种数据通信协议，多种数据通信协议包括I2C，SCI，SPI，CAN，USB；所述DSP系统自带ADC采样模块，用于实现16位精度的差分输入信号采样和12位精度的单端输入信号采样。在上述方案的基础上，所述FLASH芯片采用SST39VF822芯片，RAM芯片采用IS61LV25616AL-10TLI芯片；所述W5300通信模块通过以太网变压器HR911103A与上位机进行连接通信。在上述方案的基础上，所述上位机的通信界面包括示波器部分、电容等效电路、电容寿命和电容状态；所述示波器部分包括示波器控制箱，波形显示框和示波器设置部分，用于观测采样得到的电容电压和电容电流波形；所述电容等效电路采用一阶串联阻容等效电路，选择不同的算法计算实际电容值。在上述方案的基础上，所述FPGA最小系统包括电源电路、时钟电路、JTAG电路、编程配置电路和输入输出电路，所述电源电路用于为FPGA芯片供电、内核供电，为FPGA内核提供参考电平；所述时钟电路包括由外部有源晶振电路提供的50MHz时钟信号输入和DSP芯片输出的同步时钟信号输入；所述JTAG电路用于在线烧录程序和调试芯片；所述编程配置电路采用四路串行配置芯片EPCQ64，编程模式选择为主动串行模式，用于FPGA芯片上电启动时固化程序电路；所述输入输出电路包括数字输入和输出，可以进行自由设计。一种全控交直交变流系统直流电容剩余寿命监测方法，应用上述在线监测系统，包括以下步骤：S1、初始化DSP芯片和FPGA芯片；S2、初始化AD7656芯片和W5300芯片；S3、设置DSP系统的中断频率为10kHz，每中断一次触发一次采样，采样频率也为10kHz；S4、初始化完毕后启动变流系统：执行三相变流程序，在直流侧输出稳定直流电压，并等待直流侧电压稳定；S5、执行电流注入程序：在整流输入侧任意相的电流反馈回路中增加直流偏置，使直流侧电压出现小幅值的50Hz的波动；S6、电压传感器VT采集电压模拟信号、电流传感器CT采集电流模拟信号，采集的电压、电流模拟信号经过低通滤波器处理后，传输至AD7656芯片，AD7656芯片将电压、电流模拟信号转换为16位精度的电压、电流数字信号；S7、执行采样：DSP芯片将采样指令发送给FPGA芯片，FPGA芯片控制AD7656芯片进行采样，AD7656芯片将电压、电流数字信号传递给FPGA芯片，FPGA芯片通过总线将电压、电流数字信号传递给DSP芯片；S8、DSP芯片收到电压、电流数字信号后：采用离散傅里叶算法，选取基波频率为50Hz，并求取电压和电流中的基波分量的幅值和相角，根据公式(1)求解一阶等效阻容电路的等效模值和等效相角，根据公式(2)求取一阶等效阻容电路的等效电容值C和等效电阻值ESR，并将求取后的等效电容值和等效电阻值通过WIZnetW5300芯片和以太网变压器传输至上位机；或将电压、电流数字信号通过WIZnetW5300芯片和以太网变压器传输至上本文档来自技高网...

【技术保护点】
1.一种PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnet W5300芯片和以太网变压器，/nDSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于片选FLASH芯片；DSP芯片的EM1CS3管脚与RAM芯片连接，用于片选RAM芯片；DSP芯片的EM1OE管脚和EM1WE管脚分别与FLASH芯片的读、写管脚连接；DSP芯片的EM1OE管脚和EM1WE管脚分别与RAM芯片的读、写管脚连接；DSP芯片的19位地址总线和16位数据总线分别与FLASH芯片的地址管脚、数据管脚连接；DSP芯片的19位地址总线和16位数据总线分别与RAM芯片的地址管脚、数据管脚连接；/nDSP芯片的EM1CS4管脚与WIZnet W5300芯片的管脚CS连接，DSP芯片的EM1OE管脚和EM1WE管脚分别与WIZnet W5300芯片的读、写管脚连接，DSP芯片的8位地址总线与WIZnetW5300芯片的地址线输入管脚连接，DSP芯片的16位数据总线与WIZnet W5300芯片的数据输入管脚连接；/nFPGA芯片的12个GPIO管脚分别与3块AD7656芯片的片选管脚CS、复位信号管脚RESET、反馈信号管脚BUSY、启动转换信号管脚CONVST连接，3块AD7656芯片的数据管脚均与DSP芯片的16数据总线连接；所述AD7656芯片的6路采样输入管脚均与一个低通滤波器的输出端连接，一个低通滤波器的输入端与电压传感器连接，另一个低通滤波器的输入端与电流传感器连接；/n所述底板与核心板连接，为核心板的控制芯片提供电源；所述核心板的扩展接口包括：多种协议串行通信接口，ADC采样输入接口，数据地址总线接口，PWM输出接口和多个数字输入输出接口。/n...

【技术特征摘要】
1.一种PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnetW5300芯片和以太网变压器，
DSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于片选FLASH芯片；DSP芯片的EM1CS3管脚与RAM芯片连接，用于片选RAM芯片；DSP芯片的EM1OE管脚和EM1WE管脚分别与FLASH芯片的读、写管脚连接；DSP芯片的EM1OE管脚和EM1WE管脚分别与RAM芯片的读、写管脚连接；DSP芯片的19位地址总线和16位数据总线分别与FLASH芯片的地址管脚、数据管脚连接；DSP芯片的19位地址总线和16位数据总线分别与RAM芯片的地址管脚、数据管脚连接；
DSP芯片的EM1CS4管脚与WIZnetW5300芯片的管脚CS连接，DSP芯片的EM1OE管脚和EM1WE管脚分别与WIZnetW5300芯片的读、写管脚连接，DSP芯片的8位地址总线与WIZnetW5300芯片的地址线输入管脚连接，DSP芯片的16位数据总线与WIZnetW5300芯片的数据输入管脚连接；
FPGA芯片的12个GPIO管脚分别与3块AD7656芯片的片选管脚CS、复位信号管脚RESET、反馈信号管脚BUSY、启动转换信号管脚CONVST连接，3块AD7656芯片的数据管脚均与DSP芯片的16数据总线连接；所述AD7656芯片的6路采样输入管脚均与一个低通滤波器的输出端连接，一个低通滤波器的输入端与电压传感器连接，另一个低通滤波器的输入端与电流传感器连接；
所述底板与核心板连接，为核心板的控制芯片提供电源；所述核心板的扩展接口包括：多种协议串行通信接口，ADC采样输入接口，数据地址总线接口，PWM输出接口和多个数字输入输出接口。


2.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述在线监测系统采用可扩展接插件设计，所述可扩展接插件设计允许用户针对核心板的功能和目标功能自由设计底板。


3.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述DSP系统采用窗口电压检测芯片进行过欠压保护电路设计，对DSP系统进行保护和复位操作；所述DSP最小系统单元包括晶振电路、复位电路、电源电路、引导模式设置电路和JTAG接口电路；所述DSP芯片的型号为TMS320F28377d；DSP系统还包含多种数据通信协议，多种数据通信协议包括I2C，SCI，SPI，CAN，USB；所述DSP系统自带ADC采样模块，用于实现16位精度的差分输入信号采样和12位精度的单端输入信号采样。


4.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述FLASH芯片采用SST39VF822芯片，RAM芯片采用IS61LV25616AL-10TLI芯片；所述W5300通信模块通过以太网变压器HR911103A与上位机进行连接通信。


5.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述上位机的通信界面包括示波器部分、电容等效电路、电容寿命和电容状态；所述示波器部分包括示波器控制箱，波形显示框和示波器设置部分，用于观测采样得到的电容电压和电容电流波形；所述电容等效电路采用一阶串联阻容等...

【专利技术属性】
技术研发人员：陈杰，李庭，王运达，倪瑞政，刘志刚，邱瑞昌，郭娇，戴晓腾，
申请(专利权)人：北京交通大学，
类型：发明
国别省市：北京;11