具有窄带隙半导体的异质结二极管制造技术

半导体器件，其使用氧化锌的n型层、由窄带隙材料形成的p型层来形成。窄带隙材料使用3A族元素和5A族元素。在n型层和p型层之间形成结，该结可作为在室温具有上限的温度范围内具有整流特性的异质结二极管操作。

Heterojunction diode with narrow band gap semiconductor

【技术实现步骤摘要】
【国外来华专利技术】具有窄带隙半导体的异质结二极管
本专利技术一般涉及用于制造具有窄带隙半导体的二极管的方法和装置，该二极管在室温下以整流特性工作。更具体地说，本专利技术涉及异质结窄带隙二极管及其制造方法。
技术介绍
结型二极管是基本的半导体器件，其在正向极化中在阈值电压以上(即，向p型半导体施加正电压，向n型半导体施加负电压)呈现低阻抗，对于硅p-n二极管通常为0.6V，并且在反向极化中呈现高得多的阻抗。基本上，理想的二极管是在电流流动的一个方向上的电导体和在相反方向上的绝缘体。光电探测器二极管是对光吸收导电敏感的二极管。构造光电探测器二极管以响应特定波长范围的光，包括但不限于可见光、紫外光和红外光。例如，X射线探测器和伽马射线探测器二极管在探测到其它高能光子时导通。在固态物理学中，带隙(也称为能隙或带隙)是固体中不存在电子态的能量范围。在固体的电子能带结构的曲线图中，带隙通常是指绝缘体和半导体中价带顶部与导带底部之间的能量差(以电子伏特"eV"表示)。带隙是促使束缚于固体中的原子的价电子成为传导电子所需的最小能量，所述传导电子在晶格内自由移动并且充当电荷载体以传导电流。
技术实现思路
本专利技术的实施例提供了一种方法、设备和光电检测器系统。本专利技术的实施例采用半导体器件的形式，该半导体器件包括：n型掺杂氧化锌层和由来自周期表的3A列和5A列的元素的窄带隙材料形成的p型层；以及在n型层和p型层之间的结，该结可作为在温度范围内具有整流特性的异质结二极管操作，该温度范围在室温下具有上限，由此提供可在室温下操作的异质结二极管。3A族元素可以是铟，5A族元素可以是锑。因此，实施例提供了用于在室温下可操作的异质结二极管的特定类型的材料。窄带隙材料可以包括锑化铟(InSb)。p型层可以包括窄带隙材料的单晶。n型层可以包括掺杂有铝的氧化锌。本专利技术的实施例还包括窗口结构，其中窗口结构允许光到达n型层，从而为异质结二极管提供可用于光检测的附加结构。本专利技术的实施例包括一种用于制造半导体器件的制造方法。附图说明在所附权利要求中阐述了被认为是本专利技术的特性的新颖特征。然而，通过参考以下结合附图对本专利技术的说明性实施例的详细描述，将最好地理解本专利技术本身及其优选使用模式、进一步的目的和优点，其中：图1描绘了半导体的能带图；图2描绘了光电检测器的能带图；图3描绘使用体现本专利技术的p-n结形成的实例二极管的示意性框图，图4描述了根据说明性实施例的可以在室温下工作的体现本专利技术的异质结窄带隙光电探测器二极管的示例实现的示意性框图；图5示出异质结窄带隙光电探测器二极管的另一示例实施方式的示意性框图；图6描绘了根据本专利技术的实施例的由Al掺杂的ZnO和p型InSb形成的异质结在室温和平衡状态下的能带图；图7描绘了体现本专利技术的异质结二极管的操作的曲线图；以及图8是用于制造体现本专利技术的异质结窄带隙二极管的示例工艺的流程图，该异质结窄带隙二极管在室温下表现出光检测性能。具体实施方式图1描绘了示出带隙的简化图。Ev是材料的价带的最大能级，Ec是相同材料的导带的最小能级，Eg是电子从价带跃迁到导带以使材料导电的能隙，即带隙能量。图2描绘了带隙的光激发跃迁的图表。当材料暴露于能量超过带隙Eg的光子时，电子可以从价带跃迁到导带。对于长波长光，例如大于1微米的光，具有窄带隙的二极管是理想的。这里，窄带隙定义为小于1eV。不窄的带隙(例如，在一些上述实例中大于1eV)是大或高的带隙。带隙越窄，材料变得导电所需的能量越少。在光电检测二极管的情况下，带隙越窄，触发二极管导通所需的光子的能量越低。一些窄带隙光电检测二极管目前是可用的。目前可用的具有窄带隙的光电探测器二极管难以使用，因为它们需要冷却到液氮温度77开尔文或-196摄氏度(℃)以使这些二极管减少热载流子产生，并因此增加了信噪比。二极管包括n型材料(也称为n掺杂材料)和p型材料(也称为p掺杂材料)之间的电结。该结被称为p-n结。本专利技术的实施例提供了一种具有窄带隙半导体的p-n二极管，其在室温下可以呈现整流器特性，这使得能够在室温下或者在不需要冷却到非常低的温度的情况下检测长波长的光子。因此，本专利技术的实施例一般地解决和应对了上述对异质结窄带隙二极管在低温下操作的需要。本专利技术的实施例还提供了一种采用在室温下呈现整流器性质的窄带隙半导体的异质结二极管的制造方法。体现本专利技术的装置是由大带隙和窄带隙半导体形成的异质结二极管，其可以在室温和低于室温的温度下工作。本专利技术的另一实施例是一种用于制造该装置的方法。本专利技术的实施例可以被配置为现有半导体制造系统(例如光刻系统)的修改、作为与现有半导体制造系统结合操作的单独应用、独立应用或其某种组合。例如，本申请使得半导体制造系统执行本文描述的方法的步骤，以制造可以在室温下操作的异质结窄带隙二极管，如本文描述的。仅为了描述的清楚，而不是对其进行任何限制，使用这里描述的新颖p-n结的二极管型半导体器件来描述本专利技术的实施例。可以用不同类型的半导体器件来实现实施例，其中期望在室温下具有低能量光辐射的窄带隙跃迁，并且在本专利技术的范围内可以设想这样的其它半导体器件。此外，在图中使用p-n结的简化图。在实际制造中，在不脱离本专利技术的范围的情况下，可以存在这里未示出或描述的附加结构，或者与这里示出和描述的结构不同的结构。类似地，在本专利技术的范围内，示例半导体器件中所示或所述的结构可以由相同的材料制造，但是使用不同的方法以产生如本文所述的类似的操作或结果。如本文所述，示例性结构、层和形成物的二维图中的不同阴影部分旨在表示示例性制造中的不同结构、层和形成物。可以使用所述材料或所述材料的其它合适的等效物来制造不同的结构、层和构造，只要等效材料表现出与本文所述的材料、所得到的器件或两者相同或相似的性质。本文所描绘的形状的特定形状、位置、定位或尺寸不希望限制本专利技术的实施例，除非此特性明确地描述为本专利技术的实施例的特征。选择形状、位置、方位、尺寸或其某种组合仅是为了附图和描述的清楚，并且可能已经相对于实际光刻中可能使用的实际形状、位置、方位或尺寸进行了夸大、最小化或其他改变，以实现根据本专利技术实施例的目的。此外，仅作为示例，关于特定的实际或假设的半导体器件描述了本专利技术的实施例。这里描述的步骤可以适于以类似的方式制造各种平面和非平面半导体器件，并且这样的改变被认为在本专利技术的范围内。特定的触点放置也仅用作描述本专利技术实施例的各种操作的示例。本领域的普通技术人员将能够使用本专利技术的实施例，以类似地提供对p-n结的电接入，用于以其它方式的其它目的，并且这样的修改也被认为在本专利技术的范围内。本专利技术的实施例在应用中实现时使得制造过程执行如本文所述的某些步骤。在几个附图中描述了制造过程的步骤。在特定的制造过程中，并非所有的步骤都是必需的。一些制造工艺可以以不同的顺序实施步骤、组合某些步骤、移除或替换某些步骤、或执行这些本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n掺杂有铝的氧化锌的n型层；/n由包含3A族元素和5A族元素的窄带隙材料形成的p型层；以及/nn型层和p型层之间的结，该结可作为在一温度范围内具有整流特性的异质结二极管操作，该温度范围在室温下具有上限。/n

【技术特征摘要】
【国外来华专利技术】20171016 US 15/784,3841.一种半导体器件，包括：
掺杂有铝的氧化锌的n型层；
由包含3A族元素和5A族元素的窄带隙材料形成的p型层；以及
n型层和p型层之间的结，该结可作为在一温度范围内具有整流特性的异质结二极管操作，该温度范围在室温下具有上限。


2.根据权利要求1所述的半导体器件，其中所述3A族元素是铟，所述5A族元素是锑。


3.根据权利要求2所述的半导体器件，其中所述窄带隙材料包括锑化铟InSb。


4.根据权利要求1所述的半导体器件，其中所述p型层包含所述窄带隙材料的单晶。


5.根据权利要求1所述的半导体器件，还包括：
窗口结构，其中所述窗口结构允许光到达所述p型层。


6.根据权利要求5所述的方法，其中所述窗的材料包括Al掺杂的ZnO。


7.一种方法，包括：
使用半导体制造系统形成掺杂有铝的氧化锌的n型层；
使用所述半导体制造系统形成由窄带隙材料形成的p型层，所述窄带隙材料包括3A族元素和5A族元素；以及
使用所述半导体制造系统在所述n型层和所述p型层之间形成结，所述结可作为在温度范围内具有整流性质的异质结二极管操作，所述温度范围在室温下具有上限。


8.根据权利要求7所述的方法，其中所述3A族元素为铟，所述5A族元素为锑。


9.根据权利要求8所述的半导体器件，其中所述窄带隙材料包括锑化铟InSb。

<...

【专利技术属性】
技术研发人员：J·P·德苏扎，李宁，姚瑶，D·萨达纳，李允锡，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US