具有预定启动值的存储器件制造技术

一种用于制造包括用于存储一个或多个数据值的多个存储器单元的半导体存储器件的方法，该方法包括：在晶片上曝光图案以产生用于半导体存储器件的多个存储器单元的结构，其中该图案是借助于一个或多个带电粒子束来曝光的；在图案的曝光期间改变一个或多个带电粒子束的曝光剂量以在至少一个存储器单元的一个或多个结构中生成一组一个或多个非共同特征，使得至少一个存储器单元的结构不同于半导体存储器件的其他存储器单元的对应结构。

Memory device with predetermined starting value

【技术实现步骤摘要】
【国外来华专利技术】具有预定启动值的存储器件
本专利技术涉及一种存储器件。更具体地，本专利技术涉及具有预定启动值的半导体存储器件。
技术介绍
半导体存储器通常由大型存储器单元阵列形成。存储器单元是存储一位二进制信息的电子电路，并且被设置为存储逻辑1(例如，高电压电平)或被复位以存储逻辑0(例如，低电压电平)。存储器单元也被称为位单元。在随机存取存储器(RAM)中，该位值可以被保持(存储)，直到其通过设置或重置过程对被改变为止。在只读存储器(ROM)中，位值在制造之后可能是硬连线的并且是不可改变的，但是可以通过从存储器单元中读取来访问。RAM通常只要通电就可以存储数据：它是易失性存储器。一种类型的RAM是SRAM(静态RAM)，其由于不需要像DRAM(动态RAM)中那样需要定期刷新而被称为“静态”。与DRAM存储器单元相比，SRAM存储器单元具有更多的组件并且使用更多的芯片空间，但是从SRAM读取和写入到SRAM通常比从DRAM读取和写入到DRAM快得多。因此，SRAM通常用于寄存器和高速缓冲存储器。参考图7，SRAM位单元的一种实现包括保持位值Q(及其补码Q')的两个交叉耦合的反相器和两个存取晶体管。SRAM包括存储器单元阵列，具有用于寻址一行位单元的字线(WL)，和用于从所寻址的存储器单元读取和写入的位线(BL和)。在该示例中，位线被有差别地使用，这表示在两条位线BL和上存在的数据之间的差异被感测以读取所存储的数据值。这种可选的差分技术对于具有连接到每列中的很多存储器单元的长线的大型存储器很有用，并且通常被提供以便提高噪声容限。SRAM存储器单元的典型实现使用MOSFET形式的六个晶体管，诸如图8所示的示例。存储在存储器单元中的数据使用形成图7的两个交叉耦合的反相器的四个晶体管M1、M2、M3、M4来存储。例如，M1和M3可以是NMOSMOSFET，而M2和M4可以是PMOSMOSFET。该存储器单元具有用于表示0和1的两个稳定状态。另外两个存取晶体管M5和M6用于在读取和写入操作期间控制对存储器单元的访问。M5和M6可以是NMOSMOSFET。对存储器单元的访问通过字线(图8中的WL)来启用，该字线控制两个存取晶体管M5和M6，这两个存取晶体管又控制存储器单元是否应当被连接到用于传输数据以进行读取和写入操作的位线BL和也可以使用单个位线。在读取访问期间，位线被SRAM存储器单元中的反相器主动驱动为高电平和低电平。与例如其中每个位线被连接到存储电容器并且电荷共享导致位线向上或向下摆动的DRAM相比，这提高了SRAM带宽。SRAM的对称结构还允许差分信号，这使得较小的电压摆动可以更易于被检测。促使SRAM比DRAM更快的另一因素是商用SRAM芯片同时接受所有地址位。相比之下，商品DRAM具有在相同封装引脚上以两个半部进行多路复用的地址，即高位之后是低位，以便保持芯片尺寸和成本降低。图10示出了包括存储器单元、字线和位线的SRAM的示例。半导体制造过程中总是存在一些可变性，这导致所制造的所得到的半导体器件中的意外随机变化。即使设计、掩膜(在基于掩膜的光刻技术中)和工厂相同，在采用硅制造时，任何电路设计通常在芯片之间会呈现出略有不同的电气行为。这种可变性构成了物理不可克隆功能(PUF)技术的基础，该PUF技术已经针对具有高安全性要求的应用(诸如认证系统)而提出。PUF是体现在物理结构中的实体，该物理结构易于评估但很难预测并且几乎不可能复制。PUF取决于其物理微观结构的独特性，而后者又取决于在制造过程中引入的随机物理因素。这些因素是不可预测和不可控制的，这使得实际上不可能复制或克隆该结构。PUF例如可以用作唯一且不可篡改的器件标识符。PUF电路可以被设计为产生数据值，诸如密码密钥。除了嵌入PUF电路的芯片，该数据值可能是不可读和不可检测的秘密。该芯片可以具有可以在不从PUF电路泄露底层加密密钥的情况下证明其身份的用于质询响应机制的措施、或者可以在不向外部泄露数据值的情况下使用来自PUF电路的数据值的任何其他措施。SRAM可以用作PUF。SRAMPUF可以被制成本征PUF，其将由制造工艺变化引起的存储器单元的结构中的随机变化用作随机源。这样的SRAMPUF可以基于每个SRAM存储器单元的两个反相器之间存在的固有失配，它可以确定当SRAM上电时存储在每个存储器单元中的数据位的值(存储器单元的启动值)。理想情况下，两个反相器应当相同，但是由于制造可变性，两个反相器之间几乎总是存在一些随机偏移。SRAM存储器单元的启动状态由是随机的并且实际上是不可克隆的这种失配决定。通常，由一组SRAM单元的启动状态确定的一组启动数据值被用作PUF，其中每个单元贡献一个位。内部随机制造工艺的变化可以导致典型的SRAM存储器单元的不同结构的变化。在SRAM单元中，这些已知的变化包括固有随机掺杂剂波动、固有随机线边缘和线宽粗糙度、以及栅极电介质中的固有随机变化。固有随机掺杂剂波动是随机工艺变化的来源，其是由于诸如晶体管等有源电路元件的有源区中的掺杂剂原子的离散(例如，MOSFET的沟道中的掺杂变化)造成的。它受掺杂剂原子的位置和数目的影响，并且直接影响晶体管的阈值电压。随着半导体工艺节点的不断缩小，掺杂剂原子的数目的微小变化将产生重大影响。例如，对于180μm技术节点，MOSFET沟道中有数千个掺杂剂原子，而对于32nm技术节点，该数目已经减少到约100个原子。固有随机线边缘粗糙度表示如下情况：其中因为栅极的边缘不是直的而是粗糙的线，所以晶体管的栅极的长度或宽度不恒定。边缘与平均直线的偏差被称为线边缘粗糙度(LER)，而与平均栅极长度的偏差被称为线宽粗糙度(LWR)。在诸如45nm技术节点等技术中使用的高k栅极电介质极易受到栅极电介质的变化的影响，诸如栅极氧化物厚度、氧化物电荷和界面陷阱的变化。电介质的固有随机物理变化导致MOSFET的驱动电流、栅极隧穿电流或阈值电压发生参数变化。依赖于由随机不受控制的制造工艺变化引起的其存储器单元的结构的随机变化的SRAMPUF的缺点在于，SRAM的启动值是随机的并且只能在制造之后确定。此外，启动值可能不稳定，因为它依赖于小的随机变化，该变化会影响SRAM反相器的运行，而SRAM反相器的运行可能会受到环境条件(诸如温度或电源电压变化)的影响。即使不施加电源，ROM也能够存储数据，它是一种非易失性存储器。ROM的一个示例是掩模ROM，它通常由通过晶体管开关选择性地连接在一起的字线(地址输入)和位线(数据输出)的网格组成。掩模ROM可以表示具有规则物理布局和可预测的传播延迟的任意查找表。图11示出了掩模ROM的示例。每个存储器单元具有零个或一个晶体管以产生二进制“1”或二进制“0”。在相关的地址译码字线由“1”驱动的情况下，如果存在带有接地源极端子的漏极开路晶体管，则相关联的位线将为“0”；否则，上拉电阻器(未示出)会将输出保持在“1”状态。掩模ROM的缺点在于，可以通过常规检查或逆向工程技术来检测掩模ROM的电路配置，从而检测存储在掩模ROM中的数据值。本文档来自技高网...

【技术保护点】
1.一种用于制造半导体存储器件的方法，所述半导体存储器件包括用于存储一个或多个数据值的多个存储器单元，所述方法包括：/n在晶片上曝光图案，以产生用于所述半导体存储器件的多个存储器单元的结构，所述结构包括所述多个存储器单元的一个或多个共同特征，其中所述图案是在无掩模图案写入器中借助于一个或多个带电粒子束来曝光的；/n在所述图案的曝光期间改变所述一个或多个带电粒子束的曝光剂量，以在所述存储器单元中的至少一个存储器单元的一个或多个结构中生成一个或多个非共同特征的集合，使得所述至少一个存储器单元的所述结构不同于所述半导体存储器件的其他存储器单元的对应结构。/n

【技术特征摘要】
【国外来华专利技术】20170828 US 62/550,7271.一种用于制造半导体存储器件的方法，所述半导体存储器件包括用于存储一个或多个数据值的多个存储器单元，所述方法包括：
在晶片上曝光图案，以产生用于所述半导体存储器件的多个存储器单元的结构，所述结构包括所述多个存储器单元的一个或多个共同特征，其中所述图案是在无掩模图案写入器中借助于一个或多个带电粒子束来曝光的；
在所述图案的曝光期间改变所述一个或多个带电粒子束的曝光剂量，以在所述存储器单元中的至少一个存储器单元的一个或多个结构中生成一个或多个非共同特征的集合，使得所述至少一个存储器单元的所述结构不同于所述半导体存储器件的其他存储器单元的对应结构。


2.根据权利要求1所述的方法，其中所述半导体存储器件存储初始数据值，所述初始数据值是至少部分地由所述半导体存储器件的非共同特征的所述集合确定的。


3.根据权利要求1所述的方法，其中当所述半导体存储器件上电时，所述半导体存储器件在所述存储器单元中的一个或多个存储器单元中生成初始数据值，所述初始数据值是至少部分地由所述半导体存储器件的非共同特征的所述集合确定的。


4.根据权利要求1至3中任一项所述的方法，其中除了所述曝光剂量变化，对于所述多个存储器单元中的每个存储器单元，在所述晶片上曝光的所述图案基本相同。


5.根据权利要求1至4中任一项所述的方法，其中非共同特征的所述集合包括形成所述半导体存储器件的所述存储器单元之一的一部分的晶体管的栅极，并且其中在所述图案的曝光期间的所述一个或多个带电粒子束的所述曝光剂量的所述改变在不去除所述栅极的情况下，产生所述栅极的宽度和/或长度的变化。


6.根据权利要求1至5中任一项所述的方法，其中非共同特征的所述集合包括形成所述半导体存储器件的所述存储器单元之一的一部分的晶体管或二极管的有源区，并且其中在所述图案的曝光期间的所述一个或多个带电粒子束的所述曝光剂量的所述改变在覆盖所述有源区的抗蚀剂层中产生一个或多个开口，其中所述开口导致后续掺杂工艺中所述晶体管的所述有源区的N+或P+掺杂的变化。


7.根据权利要求6所述的方法，其中由于所述晶体管的所述有源区的所述N+或P+掺杂的所述变化，所述半导体存储器件的所述晶体管或二极管是不起作用的。


8.根据权利要求1至7中任一项所述的方法，其中所述剂量变化是从剂量调制图到用于准备用以控制所述带电粒子束的图案数据的设计布局相关数据的应用而得出的。


9.根据权利要求8所述的方法，其中所述剂量调制图限定要在所述图案的预定义部分处施加的剂量的相对变化。


10.根据权利要求8所述的方法，其中所述剂量调制图限定要在所述图案的预定义部分处施加的绝对剂量。


11.根据权利要求1至10中任一项所述的方法，其中所述曝光剂量变化导致非共同特征的所述集合在所述特征的制造公差内的变化。


12.根据权利要求1至11中任一项所述的方法，其中所述半导体存储器件是SRAM或ROM。


13.根据权利要求1至12中任一项所述的方法，还包括：将所述半导体存储器件并入封装中以形成半导体芯片。


14.根据权利要求1至13中任一项所述的方法，还包括：制造多个附加半导体存储器件，每个半导体存储器件是根据权利要求1来制造的，
其中所述半导体存储器件和所述附加半导体存储器件形成集合，其中所述集合中的每个半导体存储器件具有与所述集合中的其他半导体存储器件相同数目的存储器单元，并且所述集合中的每个半导体存储器件...

【专利技术属性】
技术研发人员：M·N·J·范科尔维克，M·JJ·维兰德，
申请(专利权)人：ASML荷兰有限公司，
类型：发明
国别省市：荷兰;NL