像素驱动电路、显示装置及像素驱动方法制造方法及图纸

本申请提供一种像素驱动电路、显示装置及像素驱动方法，涉及显示装置技术领域。该电路包括第一开关子电路、第二开关子电路、第一反相器、第二反相器和存储子电路；第一开关子电路的控制端、第一端，分别被构造成与栅极信号线、数据信号线电连接；存储子电路的第一控制端直接与第一开关子电路的第二端电连接，存储子电路的第二控制端与第二节点电连接，第二开关子电路与第二反相器串联。本申请实施例能够解决现有技术存在需要进行时序优化而带来的操作复杂的技术问题，减少了数据信号对像素充电的延迟，从而提升产品的像素充电速度。同时，本申请实施例在显示装置的版图设计上可以节省走线空间，有助于减少像素间距，提高产品PPI。

Pixel driving circuit, display device and pixel driving method

【技术实现步骤摘要】
像素驱动电路、显示装置及像素驱动方法
本申请涉及显示装置
，具体而言，本申请涉及一种像素驱动电路、显示装置及像素驱动方法。
技术介绍
随着移动液晶显示装置的越来越小型化，小尺寸的液晶显示装置广泛应用在日常生活中，小尺寸的液晶显示装置就意味着低容量电池，需每日一充电或者一日多次充电，从而使得小尺寸的液晶显示装置成为行动应用产品的一个瓶颈。为了降低功耗，MIP(MobileInstantPages，移动网页加速器)技术应运而生，MIP技术是将存储器做在像素中，通过降低刷新频率大大降低显示装置的功耗。但是，现有的像素驱动电路采用第一反相器和第二反相器组成锁相环，在第一开关子电路的驱动能力比第一反相器和第二反相器小的情况下，数据信号线的数据信号会无法写入锁相环中，需要进行数据信号的时序优化，导致操作复杂。
技术实现思路
本申请针对现有方式的缺点，提出一种像素驱动电路、显示装置及像素驱动方法，能够解决现有技术存在的数据信号线的数据信号无法写入锁相环中，需要进行时序优化而带来的操作复杂的技术问题。第一个方面，本申请实施例提供了一种像素驱动电路，包括：第一开关子电路、第二开关子电路、第一反相器、第二反相器和存储子电路；第一开关子电路的控制端、第一端，分别被构造成与栅极信号线、数据信号线电连接；第一开关子电路的第二端与第一节点电连接；第一反相器的输入端、输出端，分别与第一节点、第二节点电连接；第二反相器的输入端、输出端，分别与第二节点、第一节点电连接；存储子电路的第一控制端直接与第一开关子电路的第二端电连接，被构造成接收数据信号线的第一数据信号时，使得第一电平信号输出到存储子电路中的储能器件；存储子电路的第二控制端与第二节点电连接，被构造成接收数据信号线的第二数据信号时，使得第二电平信号输出到存储子电路中的储能器件；第二开关子电路的控制端，被构造成与栅极信号线电连接；第二开关子电路与第二反相器串联，第二开关子电路的第一端、第二端，分别与第一节点、第二节点电连接；第二开关子电路，被构造成接收栅极信号线的栅极信号时截止，从而断开第一反相器和第二反相器组成的锁相环。在一些实施例中，第一开关子电路包括第一开关器件；第一开关器件的第一端、第二端、控制端，分别作为第一开关子电路的第一端、第二端和控制端。在一些实施例中，存储子电路的第三端、第四端、第五端，分别被构造成接收第一电平信号、第二电平信号、公共电极电平；存储子电路，被构造成在存储子电路的第一控制端接收第一数据信号时，公共电极电平和第一电平信号分别输出到储能器件的第一端和第二端，在存储子电路的第二控制端接收第二数据信号时，公共电极电平和第二电平信号分别输出到储能器件的第一端和第二端。在一些实施例中，存储子电路包括第二开关器件、第三开关器件和储能器件；第二开关器件的控制端、第一端，分别作为存储子电路的第一控制端、第三端；第二开关器件的第二端与第三开关器件的第二端电连接；第三开关器件的控制端、第一端，作为存储子电路的第二控制端、第四端；储能器件的第一端作为存储子电路的第五端；储能器件的第二端，与第二开关器件的第二端和第三开关器件的第二端的连接节点电连接。在一些实施例中，第二开关子电路包括第四开关器件；第四开关器件的控制端作为第二开关子电路的控制端；第四开关器件的第一端、第二端，分别与第一节点、第二反相器的输出端电连接。在一些实施例中，第二开关子电路包括第五开关器件；第五开关器件的控制端作为第二开关子电路的控制端；第五开关器件的第一端、第二端，分别与第二反相器的输入端、第二节点电连接。在一些实施例中，第二开关子电路包括第四开关器件和第五开关器件；第四开关器件的控制端和第五开关器件的控制端共同作为第二开关子电路的控制端；第四开关器件的第一端、第二端，分别与第一节点、第二反相器的输出端电连接；第五开关器件的第一端、第二端，分别与第二反相器的输入端、第二节点电连接。第二方面，本申请实施例还提供一种显示装置，包括第一方面的像素驱动电路。第三方面，本申请实施例还提供一种像素驱动方法，应用于第一方面的像素驱动电路，包括如下步骤：第一开关子电路接收栅极信号线的栅极信号时导通，同时第二开关子电路接收栅极信号线的栅极信号时截止，第一反相器和第二反相器组成的锁相环断开；若存储子电路的第一控制端接收第一数据信号，则第一电平信号输出到存储子电路中的储能器件；若存储子电路的第二控制端接收第二数据信号，则第二电平信号输出到存储子电路中的储能器件。在一些实施例中，若存储子电路的第一控制端接收第一数据信号，则第一电平信号输出到存储子电路中的储能器件包括：若存储子电路的第一控制端接收第一数据信号，公共电极电平和第一电平信号分别输出到储能器件的第一端和第二端；若存储子电路的第二控制端接收第二数据信号，则第二电平信号输出到存储子电路中的储能器件，包括：若存储子电路的第二控制端接收第二数据信号，公共电极电平和第二电平信号分别输出到储能器件的第一端和第二端；第一电平信号和第二电平信号为相反信号。本申请实施例提供的技术方案带来的有益技术效果是：本申请实施例设置第二开关子电路，在接收栅极信号线的栅极信号时截止，从而断开第一反相器和第二反相器组成的锁相环，使得数据信号经第一开关子电路后，直接输出到存储子电路的第一控制端，第一电平信号输出到存储子电路中的储能器件，显示装置的液晶不反转；或者，数据信号经第一开关子电路、第一反相器后输出到存储子电路的第二控制端，第二电平信号输出到存储子电路中的储能器件，液晶反转。本申请实施例提供了一种新的数据信号写入的路径，避免了第一开关子电路的驱动能力比第一反相器和第二反相器小的情况下，数据信号线的数据信号会无法写入锁相环的问题，从而不需要进行时序的优化，从而避免复杂操作。本申请实施例的存储子电路的第一控制端与第一开关子电路的第二端直接电连接，使得数据信号线的数据信号经第一开关子电路之后直接输出到存储子电路的第一控制端，不需要经过第二开关子电路，减少了数据信号对像素充电的延迟，从而提升产品的像素充电速度。而且，在显示装置的版图设计上可以节省走线空间，有助于减少像素间距，提高产品PPI(PixelsPerInch，像素密度)，从而提高产品核心竞争力。本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。附图说明本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为本申请一个实施例像素驱动电路结构示意图；图2为本申请另一个实施例像素驱动电路结构示意图；图3为本申请又一个实施例像素驱动电路结构示意图；图4为本申请实施例的像素驱动电路的电路结构设计版本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，其特征在于，包括：第一开关子电路、第二开关子电路、第一反相器、第二反相器和存储子电路；/n所述第一开关子电路的控制端、第一端，分别被构造成与栅极信号线、数据信号线电连接；所述第一开关子电路的第二端与第一节点电连接；/n所述第一反相器的输入端、输出端，分别与所述第一节点、第二节点电连接；所述第二反相器的输入端、输出端，分别与所述第二节点、所述第一节点电连接；/n所述存储子电路的第一控制端直接与所述第一开关子电路的第二端电连接，被构造成接收所述数据信号线的第一数据信号时，使得第一电平信号输出到所述存储子电路中的储能器件；/n所述存储子电路的第二控制端与所述第二节点电连接，被构造成接收所述数据信号线的第二数据信号时，使得第二电平信号输出到所述存储子电路中的储能器件；/n所述第二开关子电路的控制端，被构造成与所述栅极信号线电连接；所述第二开关子电路与所述第二反相器串联；/n所述第二开关子电路，被构造成接收栅极信号线的栅极信号时截止，从而断开所述第一反相器和所述第二反相器组成的锁相环。/n

【技术特征摘要】
1.一种像素驱动电路，其特征在于，包括：第一开关子电路、第二开关子电路、第一反相器、第二反相器和存储子电路；
所述第一开关子电路的控制端、第一端，分别被构造成与栅极信号线、数据信号线电连接；所述第一开关子电路的第二端与第一节点电连接；
所述第一反相器的输入端、输出端，分别与所述第一节点、第二节点电连接；所述第二反相器的输入端、输出端，分别与所述第二节点、所述第一节点电连接；
所述存储子电路的第一控制端直接与所述第一开关子电路的第二端电连接，被构造成接收所述数据信号线的第一数据信号时，使得第一电平信号输出到所述存储子电路中的储能器件；
所述存储子电路的第二控制端与所述第二节点电连接，被构造成接收所述数据信号线的第二数据信号时，使得第二电平信号输出到所述存储子电路中的储能器件；
所述第二开关子电路的控制端，被构造成与所述栅极信号线电连接；所述第二开关子电路与所述第二反相器串联；
所述第二开关子电路，被构造成接收栅极信号线的栅极信号时截止，从而断开所述第一反相器和所述第二反相器组成的锁相环。


2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一开关子电路包括第一开关器件；
所述第一开关器件的第一端、第二端、控制端，分别作为所述第一开关子电路的第一端、第二端和控制端。


3.根据权利要求1所述的像素驱动电路，其特征在于，所述存储子电路的第三端、第四端、第五端，分别被构造成接收第一电平信号、第二电平信号、公共电极电平；
所述存储子电路，被构造成在所述存储子电路的第一控制端接收所述第一数据信号时，所述公共电极电平和所述第一电平信号分别输出到所述储能器件的第一端和第二端，在所述存储子电路的第二控制端接收所述第二数据信号时，所述公共电极电平和所述第二电平信号分别输出到所述储能器件的第一端和第二端。


4.根据权利要求3所述的像素驱动电路，其特征在于，所述存储子电路包括第二开关器件、第三开关器件和储能器件；
所述第二开关器件的控制端、第一端，分别作为所述存储子电路的第一控制端、第三端；
所述第二开关器件的第二端与所述第三开关器件的第二端电连接；
所述第三开关器件的控制端、第一端，作为所述存储子电路的第二控制端、第四端；
所述储能器件的第一端作为所述存储子电路的第五端；
所述储能器件的第二端，与所述第二开关器件的第二端和所述第三开关器件的第二端的连接节点电连接。
...

【专利技术属性】
技术研发人员：王继国，樊君，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11