【技术实现步骤摘要】
混合内存模块以及操作混合内存模块的系统和方法相关申请案的交叉引用本申请案主张以下各申请案的优先权:2013年11月7日提交的名称为“对非易失性内存的动态随机存取(DynamicRandomAccesstoNon-VolatileMemory)”的第61/901,439号美国临时专利申请案,2014年1月21日提交的名称为“内存通道存储(MemoryChannelStorage)”的第61929942号美国临时专利申请案,2014年8月22日提交的名称为“用于传送存储内容的设备和方法(ApparatusandMethodsforTransferringStorageContent)”的第62/041,024号美国临时专利申请案,2014年9月26日提交的名称为“内存通道存储(MemoryChannelStorage)”的第62/056,469号美国临时专利申请案,以及2014年10月22日提交的名称为“用于随机存取的混合移动内存(HybridMobileMemoryforRandomAccess)”的第62/067,411号美国临时专利申请案,所述申请案中的每一个以全文引用的方式并入本文中。本申请案与2011年7月28日提交的名称为“高密度DIMM(HighDensityDIMMs)”的第61/512,871号美国临时专利申请案以及2012年7月26日提交的名称为“闪存DRAM混合内存模块(FlashDRAMHybridMemoryModule)”的第13/559,476号美国专利申请案有关,所述申请案中的每一个以全文引用的方式并入本文中。本申 ...
【技术保护点】
1.一种用于计算机系统的存储器模块,所述计算机系统包含耦合到存储器信道的存储器控制器,所述存储器信道包含数据总线和控制/地址C/A总线,所述计算机系统进一步包含耦合到所述存储器控制器或一直接数据管理(DMA)控制器的系统管理(SM)总线,所述存储器模块包括:/n印刷电路板PCB;/n安装在所述PCB上且可经配置而耦合到所述存储器信道的易失性存储器子系统,所述易失性存储器子系统包括可经配置而经所述C/A总线接收输入C/A信号,并响应于指向所述易失性存储器子系统的输入C/A信号来执行存储操作,所述易失性存储器子系统包含动态随机存取存储器(DRAM)装置,所述DRAM装置包括可经配置而耦合到所述存储器信道的数据输入/输出(I/O);/n安装在所述PCB上的非易失性存储器子系统,其包含闪存装置;以及/n安装在所述PCB上的模块控制器,其包括耦合到所述易失性存储器子系统的DRAM接口、耦合到所述非易失性存储器子系统的闪存接口、和控制逻辑,其中所述模块控制器可经配置而耦合到所述存储器信道和所述系统管理(SM)总线,并响应经由所述存储器信道或所述系统管理(SM)总线接收到的模块内数据传输命令来控制在 ...
【技术特征摘要】
20131107 US 61/901439;20140121 US 61/929942;2014051.一种用于计算机系统的存储器模块,所述计算机系统包含耦合到存储器信道的存储器控制器,所述存储器信道包含数据总线和控制/地址C/A总线,所述计算机系统进一步包含耦合到所述存储器控制器或一直接数据管理(DMA)控制器的系统管理(SM)总线,所述存储器模块包括:
印刷电路板PCB;
安装在所述PCB上且可经配置而耦合到所述存储器信道的易失性存储器子系统,所述易失性存储器子系统包括可经配置而经所述C/A总线接收输入C/A信号,并响应于指向所述易失性存储器子系统的输入C/A信号来执行存储操作,所述易失性存储器子系统包含动态随机存取存储器(DRAM)装置,所述DRAM装置包括可经配置而耦合到所述存储器信道的数据输入/输出(I/O);
安装在所述PCB上的非易失性存储器子系统,其包含闪存装置;以及
安装在所述PCB上的模块控制器,其包括耦合到所述易失性存储器子系统的DRAM接口、耦合到所述非易失性存储器子系统的闪存接口、和控制逻辑,其中所述模块控制器可经配置而耦合到所述存储器信道和所述系统管理(SM)总线,并响应经由所述存储器信道或所述系统管理(SM)总线接收到的模块内数据传输命令来控制在所述易失性存储器子系统和所述非易失性存储器子系统之间的数据传送;以及
用于模块内数据传输的可选数据路径,其可经所述模块控制器选择在所述DRAM装置的I/O和所述数据总线之间传输与所述存储操作相关的正常读写数据,或在所述模块控制器的DRAM接口和所述DRAM装置的I/O之间传输与所述模块内数据传输命令相关的数据,或在所述模块控制器和所述数据总线之间传输与模块内数据传输相关的信息,其中所述可选数据路径不包含所述数据总线。
2.根据权利要求1所述的存储器模块,其可经配置执行内存操作或内存窗口操作,其中:
在内存操作期间,所述易失性存储器子系统为所述计算机系统提供标准主内存空间;以及
在内存窗口操作期间,所述非易失性存储器子系统中的指定区域被打开为内存窗口(MW)以支持所述计算机系统对所述指定区域的数据执行高速动态随机存取。
3.根据权利要求1-2中任何一个所述的存储器模块,其中所述模块内数据传输命令包括一个经由所述存储器信道或所述系统管理(SM)总线从所述存储器控制器或所述DMA控制器传输到所述模块控制器的要求在所述非易失性存储器子系统中打开一个内存窗口以便所述计算机系统能以动态随机存取的方式访问所述非易失性存储器子系统中的第一区域的命令。
4.根据权利要求3的存储器模块,其中所述模块控制器可经配置通过响应所述模块内数据传输命令而设立所述用于数据传输的可选数据路径,使其在所述模块控制器的DRAM接口和所述DRAM装置的I/O之间传输与所述要求打开内存窗口的命令相关的数据,所述...
【专利技术属性】
技术研发人员:炫·李,杰斯·R·巴克达,池社·陈,杰弗里·C·所罗门,马里奥·杰西·马丁内斯,浩·乐,淑·J·蔡,
申请(专利权)人:奈特力斯股份有限公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。