一种用串行I制造技术

本发明专利技术涉及集成电路技术领域，具体涉及一种用串行I

A serial I

【技术实现步骤摘要】
一种用串行I2C信号对芯片系统实现复位的方法
本专利技术涉及集成电路
，具体涉及一种用串行I2C信号对芯片系统实现复位的方法。
技术介绍
系统芯片(英语：SystemonaChip，缩写：SoC)是一个将计算机或其他电子系统集成到单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常应用在嵌入式系统中。系统芯片的集成规模很大，一般达到几百万门到几千万门。一个完整系统芯片由硬件和软件两部分组成，其中软件用于控制硬件部分的控制器、微处理器或数字信号处理器核心以及外部设备和接口。系统芯片的设计流程主要是其硬件和软件的设计。复位电路是一种用来使电路恢复到起始状态的电路设备，它的操作原理与计算器有着异曲同工之妙，只是启动原理和手段有所不同。复位电路，就是利用它把电路恢复到起始状态。就像计算器的清零按钮的作用一样，以便回到原始状态，重新进行计算。本设计的目的是不增加芯片外部管脚的情况下对芯片系统进行复位。
技术实现思路
针对现有技术的不足，本专利技术公开了一种用串行I2C信号对芯片系统实现复位的方法，旨在不增加芯片外部管脚的情况下对芯片系统进行复位。本专利技术通过以下技术方案予以实现：本专利技术公开一种用串行I2C信号对芯片系统实现复位的方法，所述复位方法包括以下步骤：S1调试芯片系统I2C接口；S2使用I2C接口来串并转换产生复位系统的脉冲信号；S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位。更进一步的，使用I2C接口来串并转换产生复位系统的脉冲信号，所述脉冲信号的长度可调节。更进一步的，所述脉冲信号在设备地址、寄存器地址、以及数据的确定BIT位置的值时候延迟确定需要的脉冲信号的宽度。更进一步的，所述I2C接口包括I2C_SCL和I2C_SDA信号。更进一步的，所述I2C_SCL是I2C接口的时钟信号，所述I2C_SDA是串行数据信号。更进一步的，所述I2C_SDA串行数据驱动的状态机包括I2C的开始状态、传输设备地址状态、传输寄存器地址状态、传输写入数据状态、传输读出数据状态以及I2C的结束状态。更进一步的，所述I2C_SDA串行数据驱动的状态机包括的状态均包含八个SCL周期，其后面都跟有等待接受端的反馈状态。更进一步的，所述S4中，通过状态机和对SDA数据串并转换的作用，在合适的设备地址、寄存器地址和数据值的情况产生对芯片系统复位的信号。本专利技术的有益效果为：本专利技术复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，且脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求，实现不增加芯片外部管脚的情况下对芯片系统进行复位。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种用串行I2C信号对芯片系统实现复位的方法的原理框图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例1本实施例公开如图1所示的一种用串行I2C信号对芯片系统实现复位的方法，包括以下步骤：S1调试芯片系统I2C接口；S2使用I2C接口来串并转换产生复位系统的脉冲信号；S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位。通过状态机和对SDA数据串并转换的作用，在合适的设备地址、寄存器地址和数据值的情况产生对芯片系统复位的信号。使用I2C接口来串并转换产生复位系统的脉冲信号，所述脉冲信号的长度可调节。脉冲信号在设备地址、寄存器地址、以及数据的确定BIT位置的值时候延迟确定需要的脉冲信号的宽度。I2C接口包括I2C_SCL和I2C_SDA信号。I2C_SCL是I2C接口的时钟信号，所述I2C_SDA是串行数据信号。I2C_SDA串行数据驱动的状态机包括I2C的开始状态、传输设备地址状态、传输寄存器地址状态、传输写入数据状态、传输读出数据状态以及I2C的结束状态。I2C_SDA串行数据驱动的状态机包括的状态均包含八个SCL周期，其后面都跟有等待接受端的反馈状态。本实施例复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，且脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求，实现不增加芯片外部管脚的情况下对芯片系统进行复位。实施例2本实施例目的是不增加芯片外部管脚的情况下对芯片系统进行复位。复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，也就是利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，这个脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求。I2C接口包括I2C_SCL和I2C_SDA两个信号，I2C_SCL是I2C接口的时钟信号，I2C_SDA是数据信号，此复位信号的产生依赖于I2C_SCL将I2C_SDA信号串行移位进移位寄存器，然后通过状态机对串行数据进行分类区别，分块存储，并行识别来达到复位，写入寄存器和读取寄存器的功能。比如I2C_SDA串行数据驱动的状态机分I2C的开始状态(一个SCL周期)，传输设备地址状态(八个SCL周期)，传输寄存器地址状态(八个SCL周期)，传输写入数据状态(八个SCL周期)和传输读出数据状态(八个SCL周期)，以及I2C的结束状态(一个SCL周期)，每一个包含八个SCL周期的状态后面都跟一个等待接受端的反馈状态。通过状态机和对SDA数据串并转换的作用，在合适的设备地址，寄存器地址和数据值的情况下可以产生对整个系统复位的信号。而上述这些状态机的复位信号端都是独立于系统复位的。对于不同宽度的复位信号要求，可以是在确定的设备地址，寄存器地址，以及数据的确定BIT位置的值时候延迟需要的复位信号的宽度。实施例3本实施例公开I2C，其是一种双向二线制同步串行总线。只需要数据线SDA和时钟线SCL即可在连接于总线上的器件之间传送信息。两根线都是双向I/O线，主机可以给从机发送开始，数据，停止信号，从机也可以给主机发送数据信号，但是不可以同时进行主机到从机和本文档来自技高网...

【技术保护点】
1.一种用串行I

【技术特征摘要】
1.一种用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述复位方法包括以下步骤：
S1调试芯片系统I2C接口；
S2使用I2C接口来串并转换产生复位系统的脉冲信号；
S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；
S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位。


2.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，使用I2C接口来串并转换产生复位系统的脉冲信号，所述脉冲信号的长度可调节。


3.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述脉冲信号在设备地址、寄存器地址、以及数据的确定BIT位置的值时候延迟确定需要的脉冲信号的宽度。


4.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述I2C接口包括I2C_SCL和I2C_SDA信...

【专利技术属性】
技术研发人员：徐卫军，黄保黔，黄在翔，方敏，
申请(专利权)人：江苏钜芯集成电路技术股份有限公司，
类型：发明
国别省市：江苏;32