半导体存储器制造技术

本公开涉及半导体技术领域，提出了一种半导体存储器，半导体存储器包括衬底、外围电路部分以及存储单元阵列部分，衬底包括第一成型面和第二成型面，第一成型面和第二成型面分别位于衬底的两侧；外围电路部分的至少部分设置于第一成型面上；存储单元阵列部分设置于第二成型面上；其中，衬底上设置有第一接触通孔，第一接触通孔的两个端面分别暴露于第一成型面和第二成型面，以导通外围电路部分与存储单元阵列部分。由于外围电路部分和存储单元阵列部分属于上下排布方式，从而有效减小了半导体存储器的面积，以此实现了对半导体存储器存储密度的提升。

Semiconductor memory

【技术实现步骤摘要】
半导体存储器
本公开涉及半导体
，尤其涉及一种半导体存储器。
技术介绍
传统的半导体存储器的电路排布方式是将密集区(存储单元阵列部分)和外围电路区(外围电路部分)分布在同一水平区域内。而密集区面积占比在60％左右，这种排布方式限制了存储器存储密度的提升，即半导体存储器的面积较大，且延迟时间较长。
技术实现思路
本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体存储器。本技术提供了一种半导体存储器，包括：衬底，衬底包括第一成型面和第二成型面，第一成型面和第二成型面分别位于衬底的两侧；外围电路部分，外围电路部分的至少部分设置于第一成型面上；存储单元阵列部分，存储单元阵列部分设置于第二成型面上；其中，衬底上设置有第一接触通孔，第一接触通孔的两个端面分别暴露于第一成型面和第二成型面，以导通外围电路部分与存储单元阵列部分。在本技术的一个实施例中，半导体存储器还包括：基底，基底设置于外围电路部分背离衬底的一侧。在本技术的一个实施例中，外围电路部分包括：电路层，电路层设置于衬底上；介质层，介质层设置于第一成型面上，电路层密封于介质层与衬底内；互连层，互连层设置于介质层内，用于连接电路层；其中，基底设置于介质层背离衬底的一侧。在本技术的一个实施例中，半导体存储器还包括：过渡层，过渡层连接于介质层与基底之间。在本技术的一个实施例中，衬底上设置有第二接触通孔，第二接触通孔的两个端面分别暴露于第一成型面和第二成型面，存储单元阵列部分上设置有第三接触通孔，第二接触通孔与第三接触通孔相连接，半导体存储器还包括：焊盘，焊盘设置于存储单元阵列部分背离衬底的一侧，焊盘通过第三接触通孔以及第二接触通孔与外围电路部分相导通。在本技术的一个实施例中，半导体存储器还包括第一接触栓塞和第二接触栓塞，存储单元阵列部分包括：字线，字线为多个，多个字线平行设置；位线，位线为多个，多个位线平行设置，字线的延伸方向垂直于位线的延伸方向；其中，第一接触栓塞和第二接触栓塞均为多个，多个第一接触栓塞将多个字线与外围电路部分相导通，多个第二接触栓塞将位线与外围电路部分相导通。在本技术的一个实施例中，第一接触栓塞的延伸方向垂直于字线的延伸方向，第二接触栓塞的延伸方向垂直于位线的延伸方向。在本技术的一个实施例中，多个第一接触栓塞均位于字线的同一侧并且交错设置，和/或多个第二接触栓塞均位于位线的同一侧并且交错设置；或，多个第一接触栓塞分别位于字线的两端并且交错设置，和/或多个第二接触栓塞分别位于位线的两端并且交错设置。在本技术的一个实施例中，半导体存储器为动态随机存储器。本技术的半导体存储器包括衬底、外围电路部分和存储单元阵列部分，外围电路部分和存储单元阵列部分分别位于衬底的第一成型面和第二成型面上，即外围电路部分和存储单元阵列部分属于上下排布方式，从而有效减小了半导体存储器的面积，以此实现了对半导体存储器存储密度的提升。附图说明通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标，特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：图1是根据一示例性实施方式示出的一种半导体存储器的结构示意图；图2是根据一示例性实施方式示出的一种利用半导体存储器的制备方法提供的衬底的结构示意图；图3是根据一示例性实施方式示出的一种利用半导体存储器的制备方法形成第一接触通孔的结构示意图；图4是根据一示例性实施方式示出的一种利用半导体存储器的制备方法形成外围电路部分后的结构示意图；图5是根据一示例性实施方式示出的一种利用半导体存储器的制备方法准备对外围电路部分与基底进行键合的结构示意图；图6是根据一示例性实施方式示出的一种利用半导体存储器的制备方法完成外围电路部分与基底键合后的结构示意图；图7是根据一示例性实施方式示出的一种利用半导体存储器的制备方法减薄衬底后的结构示意图；图8是根据一示例性实施方式示出的一种利用半导体存储器的制备方法形成存储单元阵列部分后的结构示意图；图9是根据一示例性实施方式示出的一种利用半导体存储器的制备方法形成焊盘后的结构示意图；图10是根据一示例性实施方式示出的一种半导体存储器的字线与第一接触栓塞或位线与第二接触栓塞的排布结构示意图；图11是根据另一示例性实施方式示出的一种半导体存储器的字线与第一接触栓塞或位线与第二接触栓塞的排布结构示意图。附图标记说明如下：10、衬底；11、第一成型面；12、第二成型面；13、第一接触通孔；14、第二接触通孔；20、外围电路部分；21、电路层；22、介质层；23、互连层；30、存储单元阵列部分；31、第三接触通孔；32、字线；33、位线；40、基底；50、过渡层；60、焊盘；70、第一接触栓塞；71、第二接触栓塞。具体实施方式体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构，系统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。本技术的一个实施例提供了一种半导体存储器，请参考图1，半导体存储器包括：衬底10，衬底10包括第一成型面11和第二成型面12，第一成型面11和第二成型面12分别位于衬底10的两侧；外围电路部分20，外围电路部分20的至少部分设置于第一成型面11上；存储单元阵列部分30，存储单元阵列部分30设置于第二成型面12上；其中，衬底10上设置有第一接触通孔13，第一接触通孔13的两个端面分别暴露于第一成型面11和第二成型面12，以导通外围电路部分20与存储单元阵列部分30。本技术一个实施例的半导体存储器包括衬底10、外围电路部分20和存储单元阵列部分30，外围电路部分20和存储单元阵列部分30分别位于衬底10的第一成型面11和第二成型面12上，即外围电路部分20和存储单元阵列部分30属于上下排布方式，从而有效减小了半导体存储器的面积，以此实现了对半导体存储器存储密度的提升。在一个实施例中，相本文档来自技高网...

【技术保护点】
1.一种半导体存储器，其特征在于，包括：/n衬底(10)，所述衬底(10)包括第一成型面(11)和第二成型面(12)，所述第一成型面(11)和所述第二成型面(12)分别位于所述衬底(10)的两侧；/n外围电路部分(20)，所述外围电路部分(20)的至少部分设置于所述第一成型面(11)上；/n存储单元阵列部分(30)，所述存储单元阵列部分(30)设置于所述第二成型面(12)上；/n其中，所述衬底(10)上设置有第一接触通孔(13)，所述第一接触通孔(13)的两个端面分别暴露于所述第一成型面(11)和所述第二成型面(12)，以导通所述外围电路部分(20)与所述存储单元阵列部分(30)。/n

【技术特征摘要】
1.一种半导体存储器，其特征在于，包括：
衬底(10)，所述衬底(10)包括第一成型面(11)和第二成型面(12)，所述第一成型面(11)和所述第二成型面(12)分别位于所述衬底(10)的两侧；
外围电路部分(20)，所述外围电路部分(20)的至少部分设置于所述第一成型面(11)上；
存储单元阵列部分(30)，所述存储单元阵列部分(30)设置于所述第二成型面(12)上；
其中，所述衬底(10)上设置有第一接触通孔(13)，所述第一接触通孔(13)的两个端面分别暴露于所述第一成型面(11)和所述第二成型面(12)，以导通所述外围电路部分(20)与所述存储单元阵列部分(30)。


2.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括：
基底(40)，所述基底(40)设置于所述外围电路部分(20)背离所述衬底(10)的一侧。


3.根据权利要求2所述的半导体存储器，其特征在于，所述外围电路部分(20)包括：
电路层(21)，所述电路层(21)设置于所述衬底(10)上；
介质层(22)，所述介质层(22)设置于所述第一成型面(11)上，所述电路层(21)密封于所述介质层(22)与所述衬底(10)内；
互连层(23)，所述互连层(23)设置于所述介质层(22)内，用于连接所述电路层(21)；
其中，所述基底(40)设置于所述介质层(22)背离所述衬底(10)的一侧。


4.根据权利要求3所述的半导体存储器，其特征在于，所述半导体存储器还包括：
过渡层(50)，所述过渡层(50)连接于所述介质层(22)与所述基底(40)之间。


5.根据权利要求1所述的半导体存储器，其特征在于，所述衬底(10)上设置有第二接触通孔(14)，所述第二接触通孔(14)的两个端面分别暴露于所述第一成型面(11)和所述第二成型面(12)...

【专利技术属性】
技术研发人员：刘忠明，白世杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34