芯片保护环与集成电路器件制造技术

本公开是关于一种芯片保护环与集成电路器件，该芯片保护环包括本体部和拐角部；所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。本公开提供的芯片保护环，能够增强对芯片的保护作用。

【技术实现步骤摘要】
芯片保护环与集成电路器件
本公开涉及半导体制造
，具体而言，涉及一种芯片保护环与集成电路器件。
技术介绍
在半导体制造工艺中，通过光刻、刻蚀以及沉积等工艺可以在半导体衬底上形成包括半导体有源器件以及设置在器件上的互连结构的半导体芯片。通常，在一个晶圆上可以形成多个芯片，最后再将这些芯片从晶圆上切割下来，进行封装工艺，形成集成电路。在切割芯片的过程中，切割刀所产生的应力会对芯片的边缘造成损害，甚至会导致芯片发生崩塌。现有技术中，为了防止芯片在切割时受到损伤，在芯片的有源器件区域外围设置保护环，该保护环可以阻挡切割刀产生的应力造成有源器件区域不想要的应力破裂，并且芯片保护环可以阻挡水汽渗透例如含酸物质、含碱物质或污染源的扩散造成的化学损害，还可以在一定程度上防止芯片外部电子干扰等。但是，利用现有技术的保护环进行密封时，芯片边缘部分仍然存在出现破裂损伤等问题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种芯片保护环与集成电路器件，能够增强对芯片的保护作用。根据本公开的一个方面，提供了一种芯片保护环，该芯片保护环包括本体部和拐角部；所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；>所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。在本公开的一种示例性实施例中，所述金属块的面积小于预设三角区域的面积。在本公开的一种示例性实施例中，所述金属块位于所述预设三角区域内。在本公开的一种示例性实施例中，所述金属块的面积大于或等于预设三角区域的面积。在本公开的一种示例性实施例中，所述金属块的局部位于所述预设三角区域外。在本公开的一种示例性实施例中，所述第一叠层结构包括多层第一金属层、多个第一通孔、多层第一介质层和第一接触孔，所述第一介质层位于两层所述第一金属层之间，多层所述第一金属层通过所述第一通孔电连接。在本公开的一种示例性实施例中，所述衬底包括第一重掺杂区，所述第一叠层结构位于所述第一重掺杂区上方，所述第一重掺杂区上方的第一层金属层通过所述第一接触孔与所述第一重掺杂区电连接。在本公开的一种示例性实施例中，所述第二叠层结构均包括多层第二金属层、多个第二通孔、多层第二介质层和第二接触孔，所述第二介质层位于两层所述第二金属层之间，多层所述第二金属层通过所述第二通孔电连接。在本公开的一种示例性实施例中，所述衬底包括第二重掺杂区，所述第二叠层结构位于所述第二重掺杂区上方，所述第二重掺杂区上方的所述第二金属层通过所述二接触孔与所述第二重掺杂区电连接。在本公开的一种示例性实施例中，多个所述第二通孔均呈条状，且朝向远离所述金属环的方向依次排布。在本公开的一种示例性实施例中，多个所述第二通孔相互平行。在本公开的一种示例性实施例中，所述金属环接地。根据本公开的另一个方面，还提供了一种集成电路器件，该集成电路器件包括上述的芯片保护环。本公开提供的芯片保护环，保护环包括本体部和拐角部，拐角部的金属块相当于保护阻挡物，形成了拐角的保护，提高了保护环对芯片的保护作用，提升了芯片的可靠性。此外，金属块在所述衬底上的投影为弓形，即金属块远离本体部的边沿为外凸弧形，即形成的拐角部远离本体部的边沿为外凸弧形，使得拐角部具有较低的转角应力，进一步提高了保护环的可靠性，从而提升了保护环对芯片的保护性，增加了保护环的可靠性和稳定性。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开的一种实施例提供的芯片保护环的示意图；图2为图1中A-A面的剖视图；图3为本公开的一种实施例提供的芯片保护环的示意图；图4为本公开的一种实施例提供的金属块面积小于预设三角区域面积的示意图；图5为本公开的一种实施例提供的金属块面积等于预设三角区域面积的示意图；图6为本公开的一种实施例提供的金属块面积大于预设三角区域面积的示意图。附图标记说明：10、本体部，11、金属环，12、隔离环，110、第一金属层，120、第一通孔，130、第一介质层，140、第一接触孔；20、拐角部，210、第二金属层，220、第二通孔，230、第二介质层，240、第二接触孔；30、衬底，310、浅沟槽隔离区，320、第一重掺杂区，330、第二重掺杂区。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。本示例实施方式中首先提供了一种芯片保护环，如图1～图3所示，该芯片保护环包括本体部10和拐角部20，本体部10包括多条金属环11和隔离环12，隔离环12设置于相邻的两条金属环11之间，金属环11和隔离环12均为八边形结构，金属环11在垂直于芯片的衬底30的方向上为第一叠层结构，金属环11与衬底30电连接。拐角部12包括金属块，金属块在衬底30上的投影为弓形，金属块在垂直于衬底30的方向上为第二叠层结构，金属块与衬底30电连接。拐角部20设置于衬底30的四个拐角处，且拐角部20与本体部10在衬底30上的投影不重叠。...

【技术保护点】
1.一种芯片保护环，其特征在于，包括本体部和拐角部；/n所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；/n所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；/n所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。/n

【技术特征摘要】
1.一种芯片保护环，其特征在于，包括本体部和拐角部；
所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；
所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；
所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。


2.根据权利要求1所述的芯片保护环，其特征在于，所述金属块的面积小于预设三角区域的面积。


3.根据权利要求2所述的芯片保护环，其特征在于，所述金属块位于所述预设三角区域内。


4.根据权利要求1所述的芯片保护环，其特征在于，所述金属块的面积大于或等于预设三角区域的面积。


5.根据权利要求4所述的芯片保护环，其特征在于，所述金属块的局部位于所述预设三角区域外。


6.根据权利要求1所述的芯片保护环，其特征在于，所述第一叠层结构包括多层第一金属层、多个第一通孔、多层第一介质层和第一接触孔，所述第一介质层位于两层所述第一金属层之间，多层所...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34