一种数字射频存储器制造技术

本实用新型专利技术公开了一种数字射频存储器，包括ADC转换器、DAC转换器和FPGA；还包括时钟分配器和CPLD；时钟分配器与ADC转换器、DAC转换器和FPGA连接为其提供工作时钟信号；CPLD通过通讯接口与时钟分配器连接实现控制命令和数据的传输。DRFM具有与计算机兼容的能力，可以应用于需要快速响应的现代电子战系统，功能还可以进一步扩展；且具有灵活性、低成本和小型化的特点。采样时钟分配管理器代替传统的功分器和分频器减轻了原有产品的臃肿架构。

A digital RF memory

【技术实现步骤摘要】
一种数字射频存储器
本技术涉及一种数字信号处理
，尤其涉及一种数字射频存储器。
技术介绍
数字射频存储器作为雷达设备的关键组成部件，采用了高速信号采集及数据实时存储等关键技术，尤其是对微波射频信号具有很强的处理能力，同时可根据任务需要对采样数据进行后续处理分析、完成原始信号重构。系统广泛应用于雷达干扰与电子对抗等领域中。目前在国内雷达电子信息设备的国产化需求下，不仅是旧式雷达电子对抗设备的升级改造，还是新电子对抗产品的研发，均离不开数字射频存储器(DRFM)系统。一般的数字射频存储器都包括有功分器和分频器从而导致整个产品的架构比较臃肿复杂，如何得到一种新型的数字射频存储器是现阶段需要解决的问题。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种数字射频存储器，解决了现有设备存在的缺陷。本技术的目的是通过以下技术方案来实现的：一种数字射频存储器，包括ADC转换器、DAC转换器和FPGA；还包括时钟分配器和CPLD；时钟分配器与ADC转换器、DAC转换器和FPGA连接为其提供工作时钟信号；CPLD通过本文档来自技高网...

【技术保护点】
1.一种数字射频存储器，包括ADC转换器、DAC转换器和FPGA；其特征在于：还包括时钟分配器和CPLD；时钟分配器与ADC转换器、DAC转换器和FPGA连接为其提供工作时钟信号；CPLD通过通讯接口与时钟分配器连接实现控制命令和数据的传输。/n

【技术特征摘要】
1.一种数字射频存储器，包括ADC转换器、DAC转换器和FPGA；其特征在于：还包括时钟分配器和CPLD；时钟分配器与ADC转换器、DAC转换器和FPGA连接为其提供工作时钟信号；CPLD通过通讯接口与时钟分配器连接实现控制命令和数据的传输。


2.根据权利要求1所述的一种数字射频存储器，其特征在于：所述时钟分配器包括GM4526型时钟分配器，所述CPLD的1.2GHz时钟信号输入到时钟分配器的第13和14引脚；时钟分配器通过第35和36引脚输出一个300MHz的时钟信号到所述FPGA提供工作时钟，通过第28和29引脚输出一个1.2GHz时钟信号到所述DAC转换器提供采样时钟，通过第55和56引脚输出一个1.2GHz时钟信号到所述ADC转换器提供采样时钟。


3.根据权利要求1所述的一种数字射频存储器，其特征在于：所述CPLD包括通过GCK引脚连接一晶振电路，为CPLD提供工作时钟；通过GSR引脚连接上一电复位电路；通过IO口与所述DAC转换器、ADC转换器、FPGA和时钟分配器控制连接。


4.根据权利要求1所述的一种数字射频存储器，其特征在于：所述ADC转换器包括SAD08D1500型数模转换器，通过VIN±引脚接入外部输入信号；通过DI±0引脚到DI7±引脚输出数据到FPGA，并通过DCLK±为FPGA提供数据同步时钟，通过CLK±接入采样时钟。


5.根据权利要求1所述的一种数字射频存储器，其特征在于：所述DAC转换器包括SDA9736...

【专利技术属性】
技术研发人员：刘明超，杨翊铭，陈永彤，黄义城，黄艮满，杨松，陈正欢，
申请(专利权)人：成都菲斯洛克电子技术有限公司，
类型：新型
国别省市：四川;51