差动放大器、像素电路及固体摄像装置制造方法及图纸

像素电路(21)具备差动放大器(51)、NMOS晶体管(56)及NMOS晶体管(57)。差动放大器(51)具有非反相输入端子(61)、反相输入端子(62)及输出端子(63)。差动放大器(51)具备：包含NMOS晶体管(71、72)的输入差动对(66)；包含PMOS晶体管(73、74)的电流镜对(67)；以及包含NMOS晶体管(75)的定电流源(68)。NMOS晶体管(71、72)各自的阈值电压大于NMOS晶体管(75)的阈值电压。或者，NMOS晶体管(71、72)各自的阈值电压大于其他NMOS晶体管的阈值电压。由此，实现了可使像素电路窄间距化并可抑制输出范围降低的差动放大器、像素电路及固体摄像装置。

Differential amplifier, pixel circuit and solid-state camera

【技术实现步骤摘要】
【国外来华专利技术】差动放大器、像素电路及固体摄像装置
本专利技术涉及一种差动放大器、具备差动放大器的像素电路、以及具备像素电路的固体摄像装置。
技术介绍
固体摄像装置一般具备：多个光电二极管，其在基板上排列为一维状或二维状而形成；及像素电路，其输入并处理来自这些多个光电二极管各自的输出信号。另外，像素电路包含放大器及积分电容部。像素电路输入自光电二极管输出的信号并在积分电容部蓄积电荷，并自放大器的输出端子输出对应于该电荷蓄积量的电压值。在像素电路中使用差动放大器(参照专利文献1)作为放大器。在此情况下，在差动放大器的第一输入端子输入基准电压，在第二输入端子输入来自光电二极管的信号。在差动放大器中，因为这些两个输入端子处于假想短路的关系，因而两个输入端子间的电位差大致为零。因此，能够以大致零的逆偏压驱动光电二极管，因而可抑制暗电流。由于该点，优选在像素电路中使用差动放大器。固体摄像装置为了实现空间分辨率的提高及廉价化，被要求光电二极管的高集成化。即，要求形成于基板上的光电二极管的个数增加及像素的窄间距化(各光电二极管的窄面积化)。为了高集成化，固体摄像装置有设为使形成有多个光电二极管的第一基板、与形成有多个像素电路的第二基板相对配置的结构的情况。特别是在由化合物半导体构成的第一基板上形成有光电二极管，另一方面在由硅构成的第二基板上形成有像素电路的情况下，第一基板与第二基板设为彼此独立的基板。在此情况下，要求第一基板上的光电二极管的高集成化，同时也要求第二基板上的像素电路的高集成化。即，也要求第二基板上的像素电路的窄间距化(各像素电路布局的窄面积化)。现有技术文献专利文献专利文献1：日本特开平6-216666号公报
技术实现思路
专利技术所要解决的问题本专利技术人在对包含差动放大器的像素电路的窄间距化进行研究的过程中，得出如下见解。即，差动放大器的输出范围的大小被差动放大器的电路结构制约。为了使输出范围增大，考虑如专利文献1所记载的那样在差动放大器的后段设置输出缓冲器等在电路上下功夫。但是，在此情况下，因为包含差动放大器的像素电路的电路规模变大，因而违背像素电路窄间距化的目的。另外，为了像素电路的窄间距化，需要使用微细CMOS工艺制作像素电路。但是，因为由微细CMOS工艺制作的差动放大器通过低电源电压驱动，因而对应于此差动放大器的输出范围会变小。本专利技术基于本专利技术人的上述见解而完成，其目的在于，提供一种可使像素电路窄间距化并可抑制输出范围降低的差动放大器、像素电路及固体摄像装置。解决问题的技术手段本专利技术的差动放大器，是具有第一输入端子、第二输入端子及输出端子的差动放大器，具备：(1)输入差动对，其包含第一导电类型的第一MOS晶体管及第二MOS晶体管，且第一MOS晶体管及第二MOS晶体管各自的源极连接于共同节点，第一MOS晶体管的栅极连接于第一输入端子，第二MOS晶体管的栅极连接于第二输入端子；(2)电流镜对，其包含第二导电类型的第三MOS晶体管及第四MOS晶体管，在第三MOS晶体管及第四MOS晶体管各自的源极输入第一基准电压，第三MOS晶体管的漏极连接于第一MOS晶体管的漏极，第四MOS晶体管的漏极连接于第二MOS晶体管的漏极及输出端子，第三MOS晶体管及第四MOS晶体管各自的栅极连接于第三MOS晶体管的漏极；及(3)定电流源，其包含第一导电类型的第五MOS晶体管，在第五MOS晶体管的源极输入第二基准电压，第五MOS晶体管的漏极连接于共同节点，在第五MOS晶体管的栅极输入第三基准电压，(4)第一MOS晶体管及第二MOS晶体管各自的阈值电压大于第五MOS晶体管的阈值电压。另外，第一导电类型及第二导电类型中的一者是N型，另一者是P型。第一基准电压及第二基准电压中的一者是电源电位Vdd，另一者是接地电位。第三基准电压是为了将第五MOS晶体管作为定电流源使用而施加于第五MOS晶体管的栅极的电位。本专利技术的像素电路具备：上述结构的差动放大器；及积分电容部，其设置于差动放大器的第二输入端子与输出端子之间，对应于输入至第二输入端子的信号而蓄积电荷；自差动放大器的输出端子输出对应于积分电容部的电荷蓄积量的值的信号。本专利技术的固体摄像装置具备上述结构的像素电路与光电二极管，像素电路将自光电二极管对应于受光而输出的信号输入至差动放大器的第二输入端子，且自差动放大器的输出端子输出对应于该受光量的值的输出信号。本专利技术的像素电路具备：差动放大器，其具有第一输入端子、第二输入端子及输出端子；及积分电容部，其设置于差动放大器的第二输入端子与输出端子之间，对应于输入至第二输入端子的信号而蓄积电荷；且该像素电路将对应于积分电容部的电荷蓄积量的值的信号自差动放大器的输出端子输出，差动放大器具备：(1)输入差动对，其包含第一导电类型的第一MOS晶体管及第二MOS晶体管，且第一MOS晶体管及第二MOS晶体管各自的源极连接于共同节点，第一MOS晶体管的栅极连接于第一输入端子，第二MOS晶体管的栅极连接于第二输入端子；(2)电流镜对，其包含第二导电类型的第三MOS晶体管及第四MOS晶体管，在第三MOS晶体管及第四MOS晶体管各自的源极输入第一基准电压，第三MOS晶体管的漏极连接于第一MOS晶体管的漏极，第四MOS晶体管的漏极连接于第二MOS晶体管的漏极及输出端子，第三MOS晶体管及第四MOS晶体管各自的栅极连接于第三MOS晶体管的漏极；及(3)定电流源，其包含第一导电类型的第五MOS晶体管，在第五MOS晶体管的源极输入第二基准电压，第五MOS晶体管的漏极连接于共同节点，在第五MOS晶体管的栅极输入第三基准电压；(4)第一MOS晶体管及第二MOS晶体管各自的阈值电压大于像素电路所包含的第五MOS晶体管以外的第一导电类型的其他MOS晶体管的阈值电压。另外，第一导电类型及第二导电类型中的一者是N型，另一者是P型。第一基准电压及第二基准电压中的一者是电源电位Vdd，另一者是接地电位。第三基准电压是为了将第五MOS晶体管作为定电流源使用而施加于第五MOS晶体管的栅极的电位。本专利技术的固体摄像装置具备上述结构的像素电路及光电二极管，且像素电路将自光电二极管对应于受光而输出的信号输入至差动放大器的第二输入端子，且自差动放大器的输出端子输出对应于该受光量的值的输出信号。专利技术的效果根据本专利技术，可使像素电路窄间距化并可抑制差动放大器的输出范围的降低。附图说明图1是显示固体摄像装置1的结构的立体图。图2是显示固体摄像装置1的结构的截面图。图3是显示光电二极管11及CTIA50的基本结构的电路图。图4是显示像素电路21的详细结构的电路图。图5是差动放大器51的电路图。图6是显示模拟中所使用的电路结构的图。图7是显示模拟结果的图表。具体实施方式以下，参照附图，详细地说明用于实施本专利技术的方式。另外，附图的说明中，对相同要素附加相同符号，省略重复的说明。本专利技术并不限定于这些例示。图1是显示固本文档来自技高网...

【技术保护点】
1.一种差动放大器，其特征在于，/n是具有第一输入端子、第二输入端子及输出端子的差动放大器，/n具备：/n输入差动对，其包含第一导电类型的第一MOS晶体管及第二MOS晶体管，且所述第一MOS晶体管及所述第二MOS晶体管各自的源极连接于共同节点，所述第一MOS晶体管的栅极连接于所述第一输入端子，所述第二MOS晶体管的栅极连接于所述第二输入端子；/n电流镜对，其包含第二导电类型的第三MOS晶体管及第四MOS晶体管，且在所述第三MOS晶体管及所述第四MOS晶体管各自的源极输入第一基准电压，所述第三MOS晶体管的漏极连接于所述第一MOS晶体管的漏极，所述第四MOS晶体管的漏极连接于所述第二MOS晶体管的漏极及所述输出端子，所述第三MOS晶体管及所述第四MOS晶体管各自的栅极连接于所述第三MOS晶体管的漏极；及/n定电流源，其包含第一导电类型的第五MOS晶体管，且在所述第五MOS晶体管的源极输入第二基准电压，所述第五MOS晶体管的漏极连接于所述共同节点，在所述第五MOS晶体管的栅极输入第三基准电压，/n所述第一MOS晶体管及所述第二MOS晶体管各自的阈值电压大于所述第五MOS晶体管的阈值电压。/n...

【技术特征摘要】
【国外来华专利技术】20171011 JP 2017-197591;20171011 JP 2017-1975921.一种差动放大器，其特征在于，
是具有第一输入端子、第二输入端子及输出端子的差动放大器，
具备：
输入差动对，其包含第一导电类型的第一MOS晶体管及第二MOS晶体管，且所述第一MOS晶体管及所述第二MOS晶体管各自的源极连接于共同节点，所述第一MOS晶体管的栅极连接于所述第一输入端子，所述第二MOS晶体管的栅极连接于所述第二输入端子；
电流镜对，其包含第二导电类型的第三MOS晶体管及第四MOS晶体管，且在所述第三MOS晶体管及所述第四MOS晶体管各自的源极输入第一基准电压，所述第三MOS晶体管的漏极连接于所述第一MOS晶体管的漏极，所述第四MOS晶体管的漏极连接于所述第二MOS晶体管的漏极及所述输出端子，所述第三MOS晶体管及所述第四MOS晶体管各自的栅极连接于所述第三MOS晶体管的漏极；及
定电流源，其包含第一导电类型的第五MOS晶体管，且在所述第五MOS晶体管的源极输入第二基准电压，所述第五MOS晶体管的漏极连接于所述共同节点，在所述第五MOS晶体管的栅极输入第三基准电压，
所述第一MOS晶体管及所述第二MOS晶体管各自的阈值电压大于所述第五MOS晶体管的阈值电压。


2.如权利要求1所述的差动放大器，其特征在于，
所述第一MOS晶体管及所述第二MOS晶体管各自的栅极下的信道区域的杂质浓度高于所述第五MOS晶体管的栅极下的信道区域的杂质浓度。


3.如权利要求1或2所述的差动放大器，其特征在于，
在所述第一MOS晶体管及所述第二MOS晶体管各自的栅极、与所述第五MOS晶体管的栅极之间，导电类型或杂质浓度彼此不同。


4.一种像素电路，其特征在于，
具备：
权利要求1～3中任一项所述的差动放大器；及
积分电容部，其设置于所述差动放大器的所述第二输入端子与所述输出端子之间，对应于输入至所述第二输入端子的信号而蓄积电荷，
自所述差动放大器的所述输出端子输出对应于所述积分电容部的电荷蓄积量的值的信号。


5.一种固体摄像装置，其特征在于，
具备权利要求4所述的像素电路及光电二极管，
所述像素电路将自所述光电二极管对应于受光而输出的信号输入至所述差动放大器的所述第二输入端子，且自所述差动放大器的所述输出端子输出对应于该受光量的值的输出信号。


6.如权利要求5所述的固体摄像装置，其特征在于，
多个所述光电二极管形成于第一基板上，多个所述像素电路形成于第二基板上，且所述第一基板与所述第二基板相对配置。


7.一种像素电路，其特征在于，
是具备差动放大器及积分电容部且将对应于所述积分电容部的电荷蓄积量的值的信号自所述差动放大器的输出端子输出的像素电路，所述差动放大器具有第一输入端子、第二输入端子及所述输出端子，所述积分电容部设置于所述差动放大器的所述第二输入端子与所述输出端子之间且对应于输入...

【专利技术属性】
技术研发人员：森田翔，仓品贵之，山本洋夫，
申请(专利权)人：浜松光子学株式会社，
类型：发明
国别省市：日本;JP