【技术实现步骤摘要】
通信数据处理方法、装置、设备、系统和存储介质
本申请涉及通信数据处理
，特别是涉及一种通信数据处理方法、装置、设备、系统和存储介质。
技术介绍
在SOC+LINUX设备中，低成本SOC(片上系统)内部有一条高速内部总线，通过该总线可以实现SOC内部多个内核之间的通信，一般SOC可以包括多个内核，例如CPU、DSP、ARM等。一般在多个内核之间需要通信时，核间通信的触发通常可以采用中断方式，即可以通过内核之间互相发送中断的形式，并在该中断时间段内进行数据的双向传输。目前，CPU内核和DSP内核在进行核间通信过程中，以上行为例，DSP需要从总线上将数据拷贝下来进行处理，并在处理完之后将数据传送到总线上，CPU在中断时间内再从总线上将DSP发送过来的数据拷贝下来进行处理，处理之后再发送给服务器等。但是上述技术在核间通信时，由于CPU处理速度慢，DSP处理速度快，因此会存在通信实时性不高的问题。
技术实现思路
基于此，有必要针对上述技术问题，提供一种能够通信实时性的通信数据处理方法、装置、设...
【技术保护点】
1.一种通信数据处理方法，其特征在于，应用于通信数据处理系统，所述通信数据处理系统包括第一内核、第二内核、共享内存、FPGA，所述方法包括：/n控制所述第一内核接收FPGA发送的第一触发指令，并根据所述第一触发指令将至少一组通信数据发送至共享内存进行存储；/n控制所述第二内核接收FPGA发送的第二触发指令，并根据所述第二触发指令在所述共享内存上对所述通信数据进行处理。/n
【技术特征摘要】
1.一种通信数据处理方法，其特征在于，应用于通信数据处理系统，所述通信数据处理系统包括第一内核、第二内核、共享内存、FPGA，所述方法包括：
控制所述第一内核接收FPGA发送的第一触发指令，并根据所述第一触发指令将至少一组通信数据发送至共享内存进行存储；
控制所述第二内核接收FPGA发送的第二触发指令，并根据所述第二触发指令在所述共享内存上对所述通信数据进行处理。
2.根据权利要求1所述的方法，其特征在于，所述在所述共享内存上对所述通信数据进行处理，包括：
执行处理操作，所述处理操作包括：控制所述第二内核在所述共享内存上获取数据处理完成标识，并根据所述数据处理完成标识确定对应的目标地址；控制所述第二内核在所述共享内存上对所述目标地址上的目标通信数据进行处理，并在处理完成之后，将所述目标地址清空。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
控制所述第二内核判断所述共享内存上是否存在数据处理完成标识，若存在，则返回执行所述处理操作，直至所述共享内存上不存在所述数据处理完成标识。
4.根据权利要求2或3所述的方法，其特征在于，所述目标通信数据包括目标通信短数据和目标通信长数据，所述共享内存包括核间内存和外部内存；
所述控制所述第二内核在所述共享内存上获取数据处理完成标识，并根据所述数据处理完成标识确定对应的目标地址，包括：
控制所述第二内核在所述核间内存上获取所述数据处理完成标识，并根据所述数据处理完成标识确定所述目标地址；所述目标地址用于存储目标通信短数据和传递标识以及目标通信长数据的地址，所述传递标识用于表征目标通信数据是否分布式存储在核间内存和外部内存上；
控制所述第二内核根据所述核间内存上所述目标地址上的传递标识确定所述目标通信数据是否分布式存储在核间内存和外部内存上；
若是，则控制所述第二内核在所述外部内存上获取目标通信长数据。
5.根据权利要求4所述的方法，其特征在于，所述控制所述第二内核在所述外部内存上获取目标通信长数据，包括：
控制所述第二内核在所述核间内存上获取所述目标地址上的目标通信长数据的地址；
控制所述第二内核根据所述目标通信长数据的地址在所述外部内存上获取对应的所述目标通信长数据。
6.根据权利要求4所述的方法，其特征在于，所述控制所述第二内核在所述共享内存上对所述目标地址上的目标通信数据进行处理，并在处理完成之后，将...
【专利技术属性】
技术研发人员：包彩军，邹远鹏，潘雷，
申请(专利权)人：京信通信系统中国有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。