全控交直交变流系统直流双支撑电容剩余寿命监测方法技术方案

本发明专利技术提供一种全控交直交变流系统直流双支撑电容剩余寿命监测方法，该方法适用于直流侧双支撑电容交直交变流系统，便于在线实现且无需增加额外的硬件设备，无需改变系统状态、任意时刻实时进行电容剩余寿命监测。该方法可以同时监测直流侧两个支撑电容的剩余寿命，具备较强的抗干扰能力，且能够实现足够精度的剩余寿命预测能力。

Residual life monitoring method of DC double support capacitor in fully controlled AC-DC-AC converter system

【技术实现步骤摘要】
全控交直交变流系统直流双支撑电容剩余寿命监测方法
本专利技术涉及一种直流双支撑电容剩余寿命监测方法，具体涉及一种全控交直交变流系统直流双支撑电容剩余寿命监测方法。
技术介绍
全控整流交直交变流系统具备高效率和高可靠性，同时提供了幅值和频率完全可控的三相或单相交流电源输出，因此被广泛的应用于各种场合。随着电力可靠性的发展，针对直流侧支撑电容剩余寿命在线监测的方案也层出不穷。由于现如今模块化的设计理念，现存的交直交变流器通常采用两组模块构建。每组模块包括6个IGBT(InsulatedGateBipolarTransistor绝缘栅双极型晶体管)和1个直流侧支撑电容。这就使得交直交变流拓扑直流侧存在两个电容器，这给现有的本来就不完善的在线电容剩余寿命监测方案带来了更大的困难。另外常规的支撑电容在线监测方案通常需要额外的控制策略使得系统脱离正常的工作状态或者需要额外的硬件设备增加系统成本。
技术实现思路
针对现有技术中存在的缺陷，本专利技术的目的在于提供一种适用于直流侧双支撑电容交直交变流系统的，便于在线实现且无需增加额外的硬件设本文档来自技高网...

【技术保护点】
1.一种PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnet W5300芯片和以太网变压器，/nDSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于...

【技术特征摘要】
1.一种PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnetW5300芯片和以太网变压器，
DSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于片选FLASH芯片；DSP芯片的EM1CS3管脚与RAM芯片连接，用于片选RAM芯片；DSP芯片的EM1OE管脚和EM1WE管脚分别与FLASH芯片的读、写管脚连接；DSP芯片的EM1OE管脚和EM1WE管脚分别与RAM芯片的读、写管脚连接；DSP芯片的19位地址总线和16位数据总线分别与FLASH芯片的地址管脚、数据管脚连接；DSP芯片的19位地址总线和16位数据总线分别与RAM芯片的地址管脚、数据管脚连接；
DSP芯片的EM1CS4管脚与WIZnetW5300芯片的管脚CS连接，DSP芯片的EM1OE管脚和EM1WE管脚分别与WIZnetW5300芯片的读、写管脚连接，DSP芯片的8位地址总线与WIZnetW5300芯片的地址线输入管脚连接，DSP芯片的16位数据总线与WIZnetW5300芯片的数据输入管脚连接；
FPGA芯片的12个GPIO管脚分别与3块AD7656芯片的片选管脚CS、复位信号管脚RESET、反馈信号管脚BUSY、启动转换信号管脚CONVST连接，3块AD7656芯片的数据管脚均与DSP芯片的16数据总线连接；所述AD7656芯片的6路采样输入管脚均与一个低通滤波器的输出端连接，一个低通滤波器的输入端与电压传感器连接，另一个低通滤波器的输入端与电流传感器连接；
所述底板与核心板连接，为核心板的控制芯片提供电源；所述核心板的扩展接口包括：多种协议串行通信接口，ADC采样输入接口，数据地址总线接口，PWM输出接口和多个数字输入输出接口。


2.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述在线监测系统采用可扩展接插件设计，所述可扩展接插件设计允许用户针对核心板的功能和目标功能自由设计底板。


3.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述DSP系统采用窗口电压检测芯片进行过欠压保护电路设计，对DSP系统进行保护和复位操作；所述DSP最小系统单元包括晶振电路、复位电路、电源电路、引导模式设置电路和JTAG接口电路；所述DSP芯片的型号为TMS320F28377d；DSP系统还包含多种数据通信协议，多种数据通信协议包括I2C，SCI，SPI，CAN，USB；所述DSP系统自带ADC采样模块，用于实现16位精度的差分输入信号采样和12位精度的单端输入信号采样。


4.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述FLASH芯片采用SST39VF822芯片，RAM芯片采用IS61LV25616AL-10TLI芯片；所述W5300通信模块通过以太网变压器HR911103A与上位机进行连接通信。


5.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述上位机的通信界面包括示波器部分、电容等效电路、电容寿命和电容状态；所述示波器部分包括示波器控制箱，波形显示框和示波器设置部分，用于观测采样得到的电容电压和电容电流波形；所述电容等效电路采用一阶串联阻容等效电路，选择不同的算法计算实际电容值。


6.如权利要求1所述的PWM变流器直流支撑电容剩余寿命在线监测系统，其特征在于，所述FPGA最小系统包括电源电路、时钟电路、JTAG电路、编程配置电路和输入输出电路，所述电源电路用于为FPGA芯片供电、内核供电，为FPGA内核提供参考电平；所述时钟电路包括由外部有源晶振电路提供的50MHz时钟信号输入和DSP芯片输出的同步时钟...

【专利技术属性】
技术研发人员：温建民，王开康，叶飞，何斌，陈杰，李庭，刘志刚，张钢，邱瑞昌，
申请(专利权)人：北京交通大学，中铁第四勘察设计院集团有限公司，
类型：发明
国别省市：北京;11