电荷捕获结构中的空隙形成制造技术

技术编号:24133913 阅读:28 留言:0更新日期:2020-05-13 07:23
电子设备及形成所述电子设备的方法可包含供在各种电子系统及装置中使用的一或多个电荷捕获结构,其中每一电荷捕获结构包含在所述电荷捕获结构的电荷捕获区上的栅极与阻隔电介质之间的介电屏障。在各种实施例中,空隙位于所述电荷捕获区与其上安置有所述电荷捕获结构的区之间。在各种实施例中,使电荷捕获区与电荷捕获结构的半导体柱分隔开的隧道区可经布置使得所述隧道区及所述半导体柱为空隙的边界。揭示了额外设备、系统及方法。

【技术实现步骤摘要】
【国外来华专利技术】电荷捕获结构中的空隙形成优先权申请案本申请案主张2017年8月11日申请的序列号为15/675,265的美国申请案的优先权益,所述美国申请案的全文以引用的方式并入本文中。
技术介绍
电子工业处于减小组件大小以及电力要求两者的恒定压力下,且具有改进存储器装置的操作的市场驱动需求。一种减小组件大小的方法为以三维(3D)配置制造装置。举例来说,存储器装置可经布置为竖直地在衬底上的存储器单元的堆叠。此类存储器单元可被实施为电荷捕获单元。对基于电荷捕获的存储器装置及其操作的改进可由存储器装置的设计及处理的发展解决。附图说明图1A为根据各种实施例的实例电荷捕获结构的横截面表示。图1B为根据各种实施例的图1A的实例电荷捕获结构的空隙结构的实例的表示。图2A为根据各种实施例的实例电荷捕获结构的横截面表示。图2B为根据各种实施例的图2A的实例电荷捕获结构的空隙结构的实例的表示。图3为根据各种实施例的三维存储器装置的存储器阵列的块架构及页地址映射的实例的示意图。图4为根据各种实施例的存储器装置的竖直串中的多个电荷捕获结构的实例的横截面表示。图5为根据各种实施例的存储器装置的竖直串中的多个电荷捕获结构的实例的横截面表示。图6为根据各种实施例的形成电荷捕获结构的实例方法的特征的流程图。图7为根据各种实施例的在堆叠中形成多个电荷捕获结构的实例方法的特征的流程图。图8为根据各种实施例的在堆叠中形成多个电荷捕获结构的实例方法的特征的流程图。图9A至9R为根据各种实施例绘示形成电荷捕获结构的实例方法的阶段的横截面图。图10A至10D为根据各种实施例绘示形成电荷捕获结构的实例方法的阶段的横截面图。图11为根据各种实施例的具有多个裸片的实例晶片的表示。图12为根据各种实施例的实例系统的框图,所述实例系统包含用电荷捕获结构的阵列结构化为存储器单元的存储器。具体实施方式以下详细描述是指借助于实例绘示展示本专利技术的各种实施例的随附图式。以充足细节描述这些实施例以使得所属领域的一般技术人员实践这些及其它实施例。可利用其它实施例,且可对这些实施例进行结构、逻辑及电学改变。各种实施例未必相互排斥,这是因为一些实施例可与一或多个其它实施例组合以形成新实施例。因此,不应在限制性意义上看待以下详细描述。如本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面,例如在晶片或裸片下方的平面或表面,而不管衬底在任何时间点的实际定向。术语“竖直”是指垂直于如上文所定义的水平的方向。术语“晶片”及“衬底”在本文中通常用于是指集成电路形成于其上的任何结构,且还是指在集成电路制造的不同阶段期间的此类结构。晶片可包含多个裸片,集成电路相对于裸片的相应衬底安置在所述多个裸片中。图1A为实例电荷捕获(chargetrap;CT)结构101的实施例的横截面表示,所述电荷捕获结构可包含于各种电子设备中。此类设备可包含存储器阵列、存储器装置、集成电路,或包含用以存储电荷的一或多个单元的其它设备。CT结构101可包含半导体柱103、电荷捕获区105、隧道区107、介电阻隔区109、介电屏障110及栅极115。介电屏障110安置在介电阻隔区109与栅极115之间且使所述介电阻隔区与所述栅极分隔开。介电屏障110可与介电阻隔区109及电荷捕获区105以竖直布置安置,使得空隙位于其上安置有CT结构101的表面与介电屏障110、介电阻隔区109或电荷捕获区105中的一或多者之间的区中。结构中的空隙为所述结构的不具有固体材料且不具有液体材料的区。空隙可呈抽空区、气隙、充气区或类似构造的形式。结构中或结构之间的气隙为用空气填充的间隙或区。本文中,术语气隙可包含例如在间隙的形成期间封闭在所述间隙中的环境气体。介电屏障110可与介电阻隔区109及电荷捕获区105以竖直布置安置,其中电荷捕获区105相对于介电阻隔区109竖直地凹进空隙120中。举例来说,电荷捕获区与其上安置有电荷捕获结构的区之间的距离可大于介电阻隔区与其上安置有电荷捕获结构的区之间的距离。在各种实施例中,介电阻隔区109可相对于介电屏障110及/或栅极115竖直地凹进空隙120中。举例来说,介电阻隔区与其上安置有电荷捕获结构的所述区之间的距离可大于介电屏障与其上安置有所述电荷捕获结构的所述区之间的距离。空隙120、介电阻隔区109及电荷捕获区105可被结构化以使得电荷捕获区105的竖直厚度与介电阻隔区109的竖直厚度的比率及空隙120的大小可经选择以在指定范围内获得与栅极115相关联的电容。在各种实施例中,CT结构101与导电区113的布置可具有多个不同结构布置。CT结构101可通过存取晶体管与导电区113分隔开,所述存取晶体管可为与CT不同的晶体管结构,所述存取晶体管可以可操作方式充当传输门以提供导电区113至CT结构101的操作性耦合。CT结构101可通过多个此类存取晶体管与导电区113分隔开。在一些结构中,CT101的半导体柱103可耦合至一或多个存取晶体管且集成于所述一或多个存取晶体管中,使得半导体柱103与导电区113的耦合是通过半导体柱103所集成至的存取晶体管的沟道获得。介电屏障110的部分可在栅极115的底部表面下方竖直延伸为突起110-1,其可被称为鳍片110-1。鳍片110-1为介电屏障110的组件,其提供用以形成空隙120的机构且可保持在完整的CT结构101中。替代地,在形成至空隙120的结构边界的开口之后,鳍片110-1可被移除或明显地减少,使介电屏障110受限于完全在栅极115与介电阻隔区109之间的区。电荷捕获结构101安置于导电区域113上方,所述导电区域位于衬底102上。在图1A中,空间展示在电荷捕获结构101的底部与导电区域113之间以指示电荷捕获结构101与导电区域113之间可能存在额外材料及/或集成电路结构,如上文所提到。隔离区或其它集成电路结构可使电荷捕获结构101的组件与导电区113分隔开。替代地,CT结构101可安置在导电区113上而无间距或耦合区,其中栅极115通过密封电介质122与导电区113分隔开。如上所指出,CT结构101可安置于导电区113上方,其中栅极115通过密封电介质122与存取晶体管分隔开,所述存取晶体管将CT结构101耦合至导电区113。密封电介质122为CT结构101的用于在其中集成有CT结构101的电子设备的不同区域的处理期间密封空隙120的区,其中密封电介质122的部分保持在完整的结构中,继续以密封空隙120。空隙120可容纳于以隧道区107、电荷捕获区105、介电屏障110、密封电介质122为界的区及其上安置有CT结构101的区及/或导电区113内,其中密封电介质122安置在栅极115的部分上。通过未布置有鳍片110-1的CT结构101,作为空隙120的边界的朝向隧道区107的密封电介质122的范围可通过形成密封电介质122的工艺受限。图式未按比例绘制。此外,栅极115、半导体柱103及导电区113至设备的其本文档来自技高网...

【技术保护点】
1.一种设备,其包括:/n半导体柱,其可用于传导电流;/n电荷捕获区,其通过隧道区与所述半导体柱分隔开;/n介电阻隔区,其邻接于所述电荷捕获区;/n栅极,其邻接于所述介电阻隔区且可用于控制电荷在所述电荷捕获区中的存储;及/n介电屏障,其在所述介电阻隔区与所述栅极之间且使所述介电阻隔区与所述栅极分隔开,其中所述半导体柱、所述隧道区、所述电荷捕获区、所述介电阻隔区、所述介电屏障及所述栅极为电荷捕获结构的部分,且所述电荷捕获区通过空隙与其上安置有所述电荷捕获结构的区分隔开。/n

【技术特征摘要】
【国外来华专利技术】20170811 US 15/675,2651.一种设备,其包括:
半导体柱,其可用于传导电流;
电荷捕获区,其通过隧道区与所述半导体柱分隔开;
介电阻隔区,其邻接于所述电荷捕获区;
栅极,其邻接于所述介电阻隔区且可用于控制电荷在所述电荷捕获区中的存储;及
介电屏障,其在所述介电阻隔区与所述栅极之间且使所述介电阻隔区与所述栅极分隔开,其中所述半导体柱、所述隧道区、所述电荷捕获区、所述介电阻隔区、所述介电屏障及所述栅极为电荷捕获结构的部分,且所述电荷捕获区通过空隙与其上安置有所述电荷捕获结构的区分隔开。


2.根据权利要求1所述的设备,其中所述电荷捕获区与其上安置有所述电荷捕获结构的所述区之间的距离大于所述介电阻隔区与其上安置有所述电荷捕获结构的所述区之间的距离。


3.根据权利要求2所述的设备,其中所述介电阻隔区与其上安置有所述电荷捕获结构的所述区之间的所述距离大于所述介电屏障与其上安置有所述电荷捕获结构的所述区之间的距离。


4.根据权利要求1所述的设备,其中所述介电屏障包含氧化铝。


5.根据权利要求1所述的设备,其中所述介电屏障包含具有比氧化铝的介电常数大的介电常数的介电材料。


6.根据权利要求1所述的设备,其中所述介电屏障在所述介电阻隔区与所述栅极之间具有在约15埃至约50埃的范围内的厚度。


7.一种存储器装置,其包括:
存储器单元的竖直串,其包含半导体材料的竖直柱;及
沿所述竖直串布置的多个电荷捕获结构,其包含第一电荷捕获结构,所述多个电荷捕获结构以竖直堆叠布置,其中除了所述第一电荷捕获结构以外,每一电荷捕获结构安置于所述多个电荷捕获结构中的另一者上方,每一电荷捕获结构包含:
所述半导体材料,其可用作用于所述电荷捕获结构的沟道;
隧道区,其邻近且接触所述半导体材料;
电荷捕获区,其邻近且接触所述隧道区;
介电阻隔区,其邻近且接触所述电荷捕获区,所述电荷捕获区通过空隙与所述竖直堆叠中的邻近电荷捕获结构的所述电荷捕获区分隔开;及
介电屏障,其在所述电荷捕获结构的所述介电阻隔区与栅极之间且使所述介电阻隔区与所述栅极分隔开。


8.根据权利要求7所述的存储器装置,其中每一电荷捕获结构的所述介电屏障与每一电荷捕获结构的所述电荷捕获区及所述介电阻隔区一起布置,使得所述电荷捕获区与其上安置有所述电荷捕获结构的所述区之间的距离大于所述介电阻隔区与其上安置有所述电荷捕获结构的所述区之间的距离。


9.根据权利要求8所述的存储器装置,其中所述介电阻隔区与其上安置有所述电荷捕获结构的所述区之间的所述距离大于所述介电屏障及/或所述栅极与其上安置有所述电荷捕获结构的所述区之间的距离。


10.根据权利要求7所述的存储器装置,其中所述第一电荷捕获结构的所述隧道区沿半导体材料的所述竖直柱延伸且延伸通过其它电荷捕获结构作为所述串的每一电荷捕获结构的所述隧道区。


11.根据权利要求7所述的存储器装置,其中密封电介质安置在相邻电荷捕获结构的栅极之间以密封所述串的相邻电荷捕获区之间的所述空隙。


12.根据权利要求7所述的存储器装置,其中所述介电屏障包含氧化铝。


13.根据权利要求7所述的存储器装置,其中所述介电屏障包含具有比氧化铝的介电常数大的介电常数的介电材料。


14.根据权利要求7所述的存储器装置,其中所述电荷捕获区及所述介电阻隔区由材料构成,使得在制造中当所述介电阻隔区大致上不受蚀刻剂材料影响时,所述电荷捕获区能由所述蚀刻剂材料部分地移除。


15.根据权利要求7所述的存储器装置,其中所述多个电荷捕获结构中的每一电荷捕获结构布置于所述存储器装置的阶层中,使得阶层间距为约30纳米。


16.一种形成电荷捕获结构的方法,所述方法包括:
在材料堆叠中的开口的壁上形成介电屏障;
邻接于所述介电屏障且接触所述介电屏障形成介电阻隔区;
邻接于所述介电阻隔区且接触所述介电阻隔区形成电荷捕获区;
邻接于所述电荷捕获区且接触所述电荷捕获区形成隧道区;
邻接于所述隧道区且接触所述隧道区形成半导体柱,所述半导体柱通过所述隧道区与所述电荷捕获区分隔开,所述半导体柱可用于传导电流;
邻接于所述介电屏障且接触所述介电屏障形成栅极,所述栅极通过所述介电屏障与所述介电阻隔区分隔开,所述栅极可用于控制电荷在所述电荷捕获区中的存储;
修改所述介电屏障以允许选择性地移除所述介电阻隔区的部分及所述电荷捕获区的部分;及
移除所述介电阻隔区的所述部分及所述电荷捕获区的所述部分,使得空隙形成于所述电荷捕获区的剩余部分与其上安置有所述电荷捕获结构的区之间。


17.根据权利要求16所述的方法,其中所述方法包含形成所述电荷捕获区及所述介电阻隔区,使得所述电荷捕获区与其上安置有所述电荷捕获结构的所述区之间的距离大于所述介电阻隔区与其上安置有所述电荷捕获结构的所述区之间的距离。


18.根据权利要求16所述的方法,其中形成所述半导体柱包含形成多晶硅。


19.根据权利要求16所述的方法,其中形成所述介电屏障包含形成氧化铝。


20.根据权利要求16所述的方法,其中形成所述介电屏障包含形成具有比氧化铝的介电常数大的介电常数的介电材料。


21.根据权利要求16所述的方法,其中修改所述介电屏障包含:
相对于所述栅极及所述介电阻隔区选择性地对所述介电屏障进行原子层蚀刻;
沉积额外介电屏障材料以形成经修改介电屏障;及
对所述经修改介电屏障进行原子层蚀刻以在所述介电阻隔区上形成掩模。


22.一种方法,其包括:
形成具有由材料包围的开口的材料堆叠以形成存储器单元串的多个电荷捕获结构,所述多个电荷捕获结构包含第一电荷捕获结构,其中除了所述第一电荷捕获结构以外,所述串中的每一电荷捕获结构安置于所述串中的所述多个电荷捕获结构中的另一者上方;
在移除所述材料堆叠的部分之后,通过使用原子层蚀刻从所述材料堆叠的背侧移除所述介电屏障材料的部分来图案化所述材料堆叠内的介电屏障材料;及
使用所述经图案化介电屏障材料的部分作为掩模以移除对应于所述电荷捕获结构的介电阻隔区及电荷捕获区的所述堆叠的材料的部分,使得空隙形成于相邻电荷捕获结构的所述电荷捕获区之间,所述介电屏障材料使所述介电阻隔区与每一完整电荷捕获结构中的栅极分隔开。


23.根据权利要求22所述的方法,其中图案化所述介电屏障材料包含重复沉积及蚀刻额外介电屏障材料,直到所述介电屏障材料中的开口达到用以处理对应于介电阻隔区的所述材料的大小。


24.根据权利要求23所述的方法,其中所述方法包含使用所述开口来执行氧化物蚀刻,继之以氮化物蚀刻,从而形成所述空隙。


25.根据权利要求22所述的方法,其中所述方法包含在形成所述空隙之后,在开放区中形成电介质以密封所述开放区,所述开放区是通过移除所述材料堆叠的部分以图案化所述介电屏障材料而形成。


26.根据权利要求22所述的方法,其中在所述开放区中形成所述电介质包含使用等离子体增强型化学气相沉积形成所述电介质。


27.一种方法,其包括:
形成具有由材料包围的开口的材料堆叠以形成存储器单元串中的多个电荷捕获结构的隧道区、电荷捕获区、介电阻隔区及介电屏障,所述多个电荷捕获结构包含第一电荷捕获结构,其中在所述第一电荷捕获结构之后,所述存储器单元串中的每一电荷捕获结构安置于所述串中的所述多个电荷捕获结构中的另一者上方;
形成接触所述介电屏障的材料的多个栅极且从所述材料堆叠移除材料,使得每一栅极通过开放区域与所述多个栅极中的竖直相邻栅极分隔开,从而暴露所述介电屏障的所述材料的部分;
处理每一开放区域中的所述介电屏障的材料,包含将原子层蚀刻应用于所述介电屏障的所述材料,以在所述介电屏障中形成将所述介电阻隔区的材料暴露于所述栅极之间的所述...

【专利技术属性】
技术研发人员:C·M·卡尔森U·鲁索
申请(专利权)人:美光科技公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1