一种基于FPGA的分布式系统时钟同步集中器技术方案

本发明专利技术公开了一种基于FPGA的分布式系统时钟同步集中器，采用FPGA芯片实现，时钟同步集中器包括多个数据接收控制模块、路由模块、状态机模块、PCF帧处理模块、时钟修正模块、PCF帧发送模块、非PCF帧发送模块以及多个数据发送控制模块；本发明专利技术提供的同步集中器采用FPGA硬件即可实现时钟同步，相比于以往采样软件模拟的同步方式，同步精度更高，并且提高了数据处理速度，降低了网络延迟。

【技术实现步骤摘要】
一种基于FPGA的分布式系统时钟同步集中器
本专利技术涉及时钟同步集中器，具体涉及一种基于FPGA的分布式系统时钟同步集中器。
技术介绍
近年来，随着航空、航天等高端装备的电子系统都在由以前的分立式、联合式体系架构朝着网络化、综合化、分布式的开放体系架构方向发展，时间触发网络得到越来越多的重视，时间触发网络是一种在交换式网络环境下的时间触发通信技术，并严格按照整合周期和预先规划好的发送时间点进行业务调度，具备高可靠、确定性传输，同时具有良好的兼容性和高带宽，能够满足未来高端装备分布式综合电子系统的组网通信需求。在分布式系统中，时间触发通信严格按照时刻调度表进行调度，因此时钟同步机制就显得格外重要，时钟同步精度越高，系统的通信抖动就越低，系统可靠性就越高。该时钟同步详细定义了同步流程以及容错控制机制，为高可靠、高精度的网络时钟同步提供了一套完整的设计机制。在时钟同步过程中定义了三种重要网络构件，包括：(1)同步控制器(SynchronizationMaster，SM)，时钟同步请求的发起者，也是本地时钟同步的执行者；(2)同步集中器(CompressionMaster，CM)，响应SM发起的时钟同步请求，担任全局时钟的仲裁者角色，生成全局统一时间，通常同步集中器为交换机；(3)同步客户端(SynchronizationClient，SC)，被动接收网络时钟同步要求，进行本地时钟同步。目前，针对分布式系统时钟同步集中算法的研究大都停留在软件和仿真层面，软件方式由于时间精度有限，导致同步精度在毫秒级别，其无法满足高端装备的实际需求。
技术实现思路
本专利技术的目的在于提供一种基于FPGA的分布式系统时钟同步集中器，用以解决现有技术中采用软件模拟的时钟同步集中器出现的同步精度不高的问题。为了实现上述任务，本专利技术采用以下技术方案：一种基于FPGA的分布式系统时钟同步集中器，采用FPGA芯片实现，所述的时钟同步集中器包括多个数据接收控制模块、路由模块、状态机模块、PCF帧处理模块、时钟修正模块、PCF帧发送模块、非PCF帧发送模块以及多个数据发送控制模块；所述的数据接收控制模块用于同时获取多路数据帧后，将多路数据帧分别加入本地时标，获得多路加入本地时标后的数据帧；对多路加入本地时标后的数据帧进行完整性检测后，对通过完整检测后的所有数据帧进行分类，获得多路PCF帧、多路TT帧以及多路BE帧；对所述每路PCF帧进行静态接收延迟修正，获得多路修正后的PCF帧；所述的路由模块用于获得所述的每路修正后的PCF帧、每路TT帧以及每路BE帧的路由目的地址；所述的路由模块还用于将所述的每路修正后的PCF帧以及对应的路由目的地址发送给PCF帧发送模块；所述的修正后的PCF帧包括CS帧、CA帧以及IN帧；所述的路由模块还用于将所述的每路TT帧、每路BE帧以及对应的路由目的地址发送给非PCF帧发送模块；所述的状态机模块用于当状态为未同步、参与到冷启动或临时同步时，控制所述的路由模块将所述的每个CS帧以及每个CS帧的路由目的地址发送给PCF帧发送模块；当状态为初始状态、同步以或稳定同步时，控制所述的路由模块将所述的CS帧丢弃；所述的PCF帧处理模块用于对所述的多个CA帧以及多个IN帧进行保序处理后，对保序处理后的多个CA帧以及保序处理后的多个IN帧进行集中处理后再进行选优处理，获得最优CA帧、最优IN帧以及最优IN帧的集中点；所述的PCF处理模块还用于将所述的最优CA帧、最优IN帧发送给PCF帧发送模块；所述的PCF帧处理模块还用于获得预接收点，根据所述的最优IN帧的集中点与预接收点之间的差值，获得误差值；所述的状态机模块还用于判断当进入同步状态时，控制时钟修正模块开始进行修正处理；所述的时钟修正模块用于当本地时钟计数到达预设的时钟修正点时，利用所述的误差值进行本地时钟修正处理，获得修正后的本地时钟；所述的非PCF帧发送模块用于根据所述的路由目的地址将所述的TT帧、BE帧发送至相应的数据发送控制模块中；所述的PCF帧发送模块用于在发送时间点根据当前时刻以及每个数据帧的透明时钟字段，修正所述的CS帧、最优CA帧以及最优IN帧的透明时钟字段，获得修正后的CS帧、修正后的CA帧以及修正后的IN帧后，依次将修正后的CS帧、修正后的CA帧以及修正后的IN帧在各自的发送时间点根据路由目的地址发送至相应的数据发送控制模块中；所述的数据发送控制模块用于将所述的TT帧、BE帧、修正后的CS帧、修正后的CA帧以及修正后的IN帧进行编码后输出。进一步地，所述的数据接收控制模块包括依次设置的SFP接收控制模块、本地时标记录模块、完整性检测模块以及透明时钟静态修正模块；所述的SFP接收控制模块用于获取多路数据帧后进行解码，获得多路解码后的数据帧；所述的SFP接收控制模块还用于接收到每路数据帧后，根据每路数据帧达到的时间点，获得每路数据帧对应的本地时标；所述的本地时标记录模块用于在每路所述的解码后的数据帧中加入对应的本地时标，获得多路加入本地时标后的数据帧；所述的本地时标记录模块还用于对每路本地时标后的数据帧进行CRC校验，获得CRC校验结果；所述的完整性检测模块用于检测每路所述的本地时标后的数据帧中的PCF帧的PCF_VLID字段和CTMarker字段是否在设定范围内，获得完整性检测结果，所述的完整性检测结果包括在设定范围内以及不在设定范围内，当完整性检测结果为不在设定范围内则丢弃所述的本地时标后的数据帧；所述的透明时钟静态修正模块用于根据所述的CRC校验结果以及，对通过完整检测后的所有数据帧进行分类，获得多路PCF帧、多路TT帧以及多路BE帧；所述的透明时钟静态修正模块还用于根据每路PCF帧的透明时钟字段对每路PCF帧进行静态接收延迟修正，获得多路修正后的PCF帧。进一步地，所述的PCF帧处理模块包括保序处理模块、集中处理模块以及选优模块；所述的保序处理模块用于对所述的多个CA帧按照每个CA帧对应的保序点时间先后顺序进行排序，获得保序处理后的多个CA帧；所述的保序处理模块用于对所述的多个IN帧按照每个IN帧对应的保序点时间先后顺序进行排序，获得保序处理后的多个IN帧；所述的集中处理模块用于采用集中算法对所述的保序处理后的多个CA帧进行处理，获得一个CA帧集中点以及一个CA帧成员关系值；所述的集中处理模块还用于采用集中算法对所述的保序处理后的多个IN帧进行处理，获得一个IN帧集中点以及一个IN帧成员关系值；所述的集中处理模块还用于根据一个CA帧集中点以及一个CA帧成员关系值，生成一个新的CA帧；所述的集中处理模块还用于根据一个IN帧集中点以及一个IN帧成员关系值，生成一个新的IN帧；所述的选优模块用于当获得多个新的CA帧时，从多个新的CA帧中选取出一个最优CA帧，所述的最优CA帧的成员关系值最大且集中点与所述的预接收点之间的偏差最小；所述本文档来自技高网...

【技术保护点】
1.一种基于FPGA的分布式系统时钟同步集中器，其特征在于，采用FPGA芯片实现，所述的时钟同步集中器包括多个数据接收控制模块、路由模块、状态机模块、PCF帧处理模块、时钟修正模块、PCF帧发送模块、非PCF帧发送模块以及多个数据发送控制模块；/n所述的数据接收控制模块用于同时获取多路数据帧后，将多路数据帧分别加入本地时标，获得多路加入本地时标后的数据帧；对多路加入本地时标后的数据帧进行完整性检测后，对通过完整检测后的所有数据帧进行分类，获得多路PCF帧、多路TT帧以及多路BE帧；对所述每路PCF帧进行静态接收延迟修正，获得多路修正后的PCF帧；/n所述的路由模块用于获得所述的每路修正后的PCF帧、每路TT帧以及每路BE帧的路由目的地址；/n所述的路由模块还用于将所述的每路修正后的PCF帧以及对应的路由目的地址发送给PCF帧发送模块；所述的修正后的PCF帧包括CS帧、CA帧以及IN帧；/n所述的路由模块还用于将所述的每路TT帧、每路BE帧以及对应的路由目的地址发送给非PCF帧发送模块；/n所述的状态机模块用于当状态为未同步、参与到冷启动或临时同步时，控制所述的路由模块将所述的每个CS帧以及每个CS帧的路由目的地址发送给PCF帧发送模块；当状态为初始状态、同步以或稳定同步时，控制所述的路由模块将所述的CS帧丢弃；/n所述的PCF帧处理模块用于对所述的多个CA帧以及多个IN帧进行保序处理后，对保序处理后的多个CA帧以及保序处理后的多个IN帧进行集中处理后再进行选优处理，获得最优CA帧、最优IN帧以及最优IN帧的集中点；所述的PCF处理模块还用于将所述的最优CA帧、最优IN帧发送给PCF帧发送模块；/n所述的PCF帧处理模块还用于获得预接收点，根据所述的最优IN帧的集中点与预接收点之间的差值，获得误差值；/n所述的状态机模块还用于判断当进入同步状态时，控制时钟修正模块开始进行修正处理；/n所述的时钟修正模块用于当本地时钟计数到达预设的时钟修正点时，利用所述的误差值进行本地时钟修正处理，获得修正后的本地时钟；/n所述的非PCF帧发送模块用于根据所述的路由目的地址将所述的TT帧、BE帧发送至相应的数据发送控制模块中；/n所述的PCF帧发送模块用于在发送时间点根据当前时刻以及每个数据帧的透明时钟字段，修正所述的CS帧、最优CA帧以及最优IN帧的透明时钟字段，获得修正后的CS帧、修正后的CA帧以及修正后的IN帧后，依次将修正后的CS帧、修正后的CA帧以及修正后的IN帧在各自的发送时间点根据路由目的地址发送至相应的数据发送控制模块中；/n所述的数据发送控制模块用于将所述的TT帧、BE帧、修正后的CS帧、修正后的CA帧以及修正后的IN帧进行编码后输出。/n...

【技术特征摘要】
1.一种基于FPGA的分布式系统时钟同步集中器，其特征在于，采用FPGA芯片实现，所述的时钟同步集中器包括多个数据接收控制模块、路由模块、状态机模块、PCF帧处理模块、时钟修正模块、PCF帧发送模块、非PCF帧发送模块以及多个数据发送控制模块；
所述的数据接收控制模块用于同时获取多路数据帧后，将多路数据帧分别加入本地时标，获得多路加入本地时标后的数据帧；对多路加入本地时标后的数据帧进行完整性检测后，对通过完整检测后的所有数据帧进行分类，获得多路PCF帧、多路TT帧以及多路BE帧；对所述每路PCF帧进行静态接收延迟修正，获得多路修正后的PCF帧；
所述的路由模块用于获得所述的每路修正后的PCF帧、每路TT帧以及每路BE帧的路由目的地址；
所述的路由模块还用于将所述的每路修正后的PCF帧以及对应的路由目的地址发送给PCF帧发送模块；所述的修正后的PCF帧包括CS帧、CA帧以及IN帧；
所述的路由模块还用于将所述的每路TT帧、每路BE帧以及对应的路由目的地址发送给非PCF帧发送模块；
所述的状态机模块用于当状态为未同步、参与到冷启动或临时同步时，控制所述的路由模块将所述的每个CS帧以及每个CS帧的路由目的地址发送给PCF帧发送模块；当状态为初始状态、同步以或稳定同步时，控制所述的路由模块将所述的CS帧丢弃；
所述的PCF帧处理模块用于对所述的多个CA帧以及多个IN帧进行保序处理后，对保序处理后的多个CA帧以及保序处理后的多个IN帧进行集中处理后再进行选优处理，获得最优CA帧、最优IN帧以及最优IN帧的集中点；所述的PCF处理模块还用于将所述的最优CA帧、最优IN帧发送给PCF帧发送模块；
所述的PCF帧处理模块还用于获得预接收点，根据所述的最优IN帧的集中点与预接收点之间的差值，获得误差值；
所述的状态机模块还用于判断当进入同步状态时，控制时钟修正模块开始进行修正处理；
所述的时钟修正模块用于当本地时钟计数到达预设的时钟修正点时，利用所述的误差值进行本地时钟修正处理，获得修正后的本地时钟；
所述的非PCF帧发送模块用于根据所述的路由目的地址将所述的TT帧、BE帧发送至相应的数据发送控制模块中；
所述的PCF帧发送模块用于在发送时间点根据当前时刻以及每个数据帧的透明时钟字段，修正所述的CS帧、最优CA帧以及最优IN帧的透明时钟字段，获得修正后的CS帧、修正后的CA帧以及修正后的IN帧后，依次将修正后的CS帧、修正后的CA帧以及修正后的IN帧在各自的发送时间点根据路由目的地址发送至相应的数据发送控制模块中；
所述的数据发送控制模块用于将所述的TT帧、BE帧、修正后的CS帧、修正后的CA帧以及修正后的IN帧进行编码后输出。


2.如权利要求1所述的基于FPGA的分布式系统时钟同步集中器，其特征在于，所述的数据接收控制模块包括依次设置的S...

【专利技术属性】
技术研发人员：王红春，王国栋，王传龙，程德玉，程振华，
申请(专利权)人：西安云维智联科技有限公司，
类型：发明
国别省市：陕西;61