一种基于PCIE高速数据采集系统技术方案

本发明专利技术公开了一种基于PCIE高速数据采集系统，包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；ADC模块用于对信号处理模块传输的信号进行模数转换；FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；PCIE核模块用于提供逻辑控制信号；DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。本发明专利技术的有益效果为采用所设计的采集系统，使得传输带宽快、功耗低以及成本低，所存储的空间大，灵活性更好。

【技术实现步骤摘要】
一种基于PCIE高速数据采集系统
本专利技术涉及高速数据采集系统领域，尤其是一种基于PCIE高速数据采集系统。
技术介绍
陈杨在《基于PCIE总线的高速数据采集系统设计与实现》一文中公开了一种通过连续读写方式的缓存控制器设计和级联结构的PCIE总线传输控制器的设计，实现了PCIE高速数据采集系统的高效缓存和高速可靠传输，但该方法在设计时，硬件资源多，成本高王帅在《基于FPGA的PCIE多路高速数据采集系统的设计》一文中公开了一种基于PCIE总线的优势以及FPGA的高集成的优点，提出了基于FPGA芯片CycloneIVGX的PCIEIP核的方案去实现多路高速数据采集系统传输，使用AD7616芯片进行实现多通道并行的数据采集，但该方法对高速数据缓存效果仍不理想，限制了需要进行大量数据采集系统中的应用。
技术实现思路
本专利技术的专利技术目的在于：针对上述存在的问题，提供一种基于PCIE高速数据采集系统，有效的解决了设计系统时硬件资源多、成本高等缺点，且可以进行大量数据采集系统中应用。本专利技术采用的技术方案如下：一种基于PCIE高速数据采集系统，包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；所述信号调理电路输出端与ADC模块输入端连接；所述FPGA时序单元分别与ADC模块输出端、PC机输入端以及DDR2SDRAM模块输入端连接；所述信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；所述ADC模块用于对信号处理模块传输的信号进行模数转换；所述FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；所述PCIE核模块包括DMA控制器，用于提供逻辑控制信号；所述DMA控制器用于批量传输数据，接收与发送带有各种事物类型的事物层数据包。所述DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；所述PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。传统的基于PCIE高速数据采集系统，在设计系统的时候存在着硬件资源多、成本高且限制了需要进行大量数据采集系统中的应用等缺点。本专利技术提出了一种基于PCIE高速数据采集系统，有效的解决了在设计系统时的硬件资源多以及成本高等缺点，且设计出来的系统可以对大量数据进行采集应用，能够实现数据的高效缓存以及高速可靠传输。更进一步的，所述FPGA时序单元包括ADC模块、FIFO模块、时钟管理模块、PCIE控制模块以及DDR2模块；所述ADC时序控制模块用于ADC采样模式的选定、内部设置以及通道输出偏移量；所述FIFO模块用于调取FIFOipcore生成，实现同时读写操作；所述时钟管理模块用于产生时钟信号驱动FPGA时序单元的其他模块；所述PCIE控制模块用于接收和发送外部存储器的数据以及上位机的指令；所述DDR2模块用于控制外部存储器的读写操作。更进一步的，所述FIFO控制模块包括前端FIFO模块与后端FIFO模块；所述前端FIFO模块与后端FIFO模块组成数据通道缓冲器；所述前端FIFO与FPGA时序单元连接；所述后端FIFO与FIFO控制器总线连接。更进一步的，所述硬件操作为向FPGA写入命令控制、中断响应以及DMA方式读取采集数据。更进一步的，所述PCIE核模块包括DMA控制器；所述DMA控制器用于批量传输数据，接收与发送带有各种事物类型的事物层数据包。更进一步的，所述PCIE核模块包括RXPROC模块、RSSTINF模块、TXPROC模块、FIFO存储模块以及PCIE配置模块；所述FIFO存储模块用于对信号数据进行缓存，实现同时读写操作；所述RXPROC模块用于DMA读操作状态机与解析IP核传输的数据包；对TLP数据包进行处理；所述TXPROC模块用于DMA写操作状态机与实现DMA读操作中请求状态机；所述RSSTINF模块用于将PCIE模块提供的信号以一定的顺序进行整合并以FIFO存储模块的方式传输到RXPROC中；所述PCIE配置模块用于配置空间的ID号、总线号、设备号的产生，用于数据包的产生。综上所述，由于采用了上述技术方案，本专利技术的有益效果是：1、采用本专利技术所提供的一种基于PCIE高速数据采集系统，提高了PCIE总线的数据传输速率，且传输的数据更为精确、总的传输保持稳定状态；2、采用本专利技术所提供的一种基于PCIE高速数据采集系统，在设计此系统的过程中，所需要的硬件资源少，且降低了成本；3、采用本专利技术所提供的一种基于PCIE高速数据采集系统，所设计的PCIE高速数据采集系统，可以对大龄的数据进行采集，并且进行应用，传输带宽快；4、采用本专利技术所提供的一种基于PCIE高速数据采集系统，所设计的采集系统，所使用的功耗低，且所存储的空间大，灵活性更好。附图说明本专利技术将通过例子并参照附图的方式说明，其中：图1是PCIE高速数据采集系统设计框图图2是FPGA时序控制单元结构示意图图3是A/D转换原理图图4(a)是DMA读操作状态图4(b)是DMA读操作状态图5是DMA写操作状态图6是PCIE模块结构示意图具体实施方式本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。实施列一本实施列公开了一种基于基于PCIE高速数据采集系统，如图1所示，包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；所述信号调理电路输出端与ADC模块输入端连接；所述FPGA时序单元分别与ADC模块输出端、PC机输入端以及DDR2SDRAM模块输入端连接；所述信号处理模块用于对外界模拟输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；如图3所示，所述ADC模块用于对信号处理模块传输的信号进行模数转换，在ADC模块当中。模拟信号进行输入、采样、量化以及数字信号输出的A/D转换，ADC模块采用AD7606芯片来实现，通过研究AD7606模数转换芯片的工作原理，设计AD7606的控制逻辑，并采用verilog硬件描述语言进行编程，最终实现A/D模数转换功能，使得ADC模块控制固件精度更高，延迟更低；所述FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制，FPGA采用的是CycloneIVGX系列芯片，FPGA收到信号采集后，将采集到的数据送入DDR2SDRAM中，待上位机发出采集指令后，DDR2SDRAM中数据将通过FPG本文档来自技高网...

【技术保护点】
1.一种基于PCIE高速数据采集系统，其特征在于：包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；所述信号调理电路输出端与ADC模块输入端连接；所述FPGA时序单元分别与ADC模块输出端、PC机输入端以及DDR2SDRAM模块输入端连接；/n所述信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；/n所述ADC模块用于对信号处理模块传输的信号进行模数转换；/n所述FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；/n所述PCIE核模块包括DMA控制器，用于提供逻辑控制信号；所述DMA控制器用于批量传输数据，接收与发送带有各种事物类型的事物层数据包；/n所述DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；/n所述PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。/n

【技术特征摘要】
1.一种基于PCIE高速数据采集系统，其特征在于：包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；所述信号调理电路输出端与ADC模块输入端连接；所述FPGA时序单元分别与ADC模块输出端、PC机输入端以及DDR2SDRAM模块输入端连接；
所述信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；
所述ADC模块用于对信号处理模块传输的信号进行模数转换；
所述FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；
所述PCIE核模块包括DMA控制器，用于提供逻辑控制信号；所述DMA控制器用于批量传输数据，接收与发送带有各种事物类型的事物层数据包；
所述DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；
所述PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。


2.根据权利要求1所述的一种基于PCIE高速数据采集系统，其特征在于：所述FPGA时序单元包括ADC模块、FIFO存储模块、时钟管理模块、PCIE控制模块以及DDR2模块；
所述ADC时序控制模块用于ADC采样模式的选定、内部设置以及通道输出偏移量；
所述FIFO模块用于调取FIFOipcore生成，实现同时读写操作；
所述时钟管理模块用于产生时钟信号驱动FPGA时序单元的其他模块；
所述PCIE控...

【专利技术属性】
技术研发人员：杨军，孙欣欣，梁颖，李娟，田粉仙，李克丽，王圣凯，李俊，
申请(专利权)人：云南大学，
类型：发明
国别省市：云南;53