高速逻辑中动态切换电流的降低制造技术

公开了一种用于降低高速逻辑中的动态切换电流的方法和设备。所述设备可以包括CMOS逻辑电路，所述CMOS逻辑电路进而包括NMOS FinFET、第一PMOS FinFET以及第二PMOS FinFET。所述NMOS FinFET的栅极连接到所述第一PMOS FinFET的栅极，所述NMOS FinFET的漏极连接到所述第一PMOS FinFET的漏极，并且所述第二PMOS FinFET连接到所述第一PMOS FinFET以在所述第一PMOS FinFET的源极与所述漏极之间创建电容器。在一个实施例中，所述第二PMOS FinFET包含在单元中并且定位在所述单元的边缘处，所述单元还包含所述第一PMOS FinFET和所述NMOS FinFET。

Reduction of dynamic switching current in high speed logic

【技术实现步骤摘要】
高速逻辑中动态切换电流的降低
本专利技术公开了一种用于降低高速逻辑中的动态切换电流的方法和设备。
技术介绍
互补金属氧化物半导体(CMOS)技术广泛用于微处理器、微控制器、静态RAM和采用数字逻辑电路的其它电路中。CMOS数字逻辑提供相对高的速度、相对低的功率耗散、相对高的噪声容限，并且将在宽范围的输入电压下操作。CMOS数字逻辑电路使用p型金属氧化物半导体场效应晶体管(PMOSFET或简称PMOS)和n型金属氧化物半导体场效应晶体管(NMOSFET或简称NMOS)的组合。所述名称的“金属”部分有点误导性。虽然一些MOSFET将金属用作栅极，但许多现代MOSFET使用多晶硅来形成栅极。当施加低栅极电压时，PMOS晶体管在其源极触点与漏极触点之间产生低电阻路径，并且当施加高栅极电压时，PMOS晶体管产生高电阻。另一方面，当施加低栅极电压时，NMOS晶体管在源极与漏极之间产生高电阻路径，并且当施加高栅极电压时，NMOS晶体管产生低电阻。
技术实现思路
根据本专利技术的第一方面，提供一种在衬底上制造CMOS逻辑电路本文档来自技高网...

【技术保护点】
1.一种在衬底上制造CMOS逻辑电路的方法，其特征在于，所述方法包括：/n在所述衬底上制造鳍式场效应晶体管(FinFET)，其中制造所述FinFET包括制造NMOSFinFET、第一PMOS FinFET以及第二PMOS FinFET；/n其中所述NMOS FinFET的栅极连接到所述第一PMOS FinFET的栅极；/n其中所述NMOS FinFET的漏极连接到所述第一PMOS FinFET的漏极；/n其中所述第二PMOS FinFET连接到所述第一PMOS FinFET，以在所述第一PMOS FinFET的源极与所述漏极之间创建电容器。/n

【技术特征摘要】
20181031 US 16/176,9261.一种在衬底上制造CMOS逻辑电路的方法，其特征在于，所述方法包括：
在所述衬底上制造鳍式场效应晶体管(FinFET)，其中制造所述FinFET包括制造NMOSFinFET、第一PMOSFinFET以及第二PMOSFinFET；
其中所述NMOSFinFET的栅极连接到所述第一PMOSFinFET的栅极；
其中所述NMOSFinFET的漏极连接到所述第一PMOSFinFET的漏极；
其中所述第二PMOSFinFET连接到所述第一PMOSFinFET，以在所述第一PMOSFinFET的源极与所述漏极之间创建电容器。


2.根据权利要求1所述的方法，其特征在于，所述第二PMOSFinFET包含在单元中并且定位在所述单元的边缘处，所述单元还包含所述第一PMOSFinFET和所述NMOSFinFET。


3.根据权利要求1所述的方法，其特征在于，制造所述FinFET进一步包括制造第三PMOSFinFET，其中所述第一PMOSFinFET定位在所述第二PMOSFinFET与所述第三PMOSFinFET之间。


4.根据权利要求1所述的方法，其特征在于，所述第二PMOSFinFET定位成邻近于所述第一PMOSFinFET，以确保所述第一PMOSFinFET被制造成根据计算机模拟模型操作。


5.根据权利要求1所述的方法，其特征在于，制造所述FinFET包括对所述衬底进行化学机械抛光，其中所述第二PMOSFinFET定位在所述衬底上以降低所述第一PMOSFinFET的结构在所述衬底的所述化学机械抛光期间劣化的可能性。


6.根据权利要求1所述的方法，其特征在于，所述电容器包括第一端...

【专利技术属性】
技术研发人员：伊曼纽尔·楚库马·奥妮玛，大卫·拉塞尔·蒂普尔，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国;US