访问存储器位置的装置和方法制造方法及图纸

一种用于基于单个地址串来访问两个不同存储器阵列中的两个存储器位置的方法，包括确定三个地址位集合。第一地址位集合对与两个存储器阵列中的存储器位置相对应的字线地址是共同的。与第一地址位集合连接的第二地址位集合提供与第一存储器阵列中的第一存储器位置相对应的字线地址。与第一地址位集合连接的第三地址位集合提供与第二存储器阵列中的第二存储器位置相对应的字线地址。该方法包括用三个地址位集合填充单个地址串，并且可以由地址数据处理单元执行。

Device and method of accessing memory location

【技术实现步骤摘要】
访问存储器位置的装置和方法
本公开总体涉及存储器宏，更具体地，涉及访问存储器阵列中的存储器位置。
技术介绍
半导体集成电路(IC)工业已经开发了各种各样的器件来解决许多不同领域中的问题。这些器件中的一些器件(例如存储器宏)被配置用于存储数据。许多IC在单个芯片上包括数百个器件。因此，器件大小是IC设计的重要考虑因素。附图说明当结合附图阅读时，根据以下详细描述可以更好地理解本公开的各个方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了讨论的清楚起见，各种特征的尺寸可以任意增加或减小。图1A是本公开的存储器宏的实施例的图；图1B示出了由图1A的存储器宏的控制逻辑的实施例接收的地址信息；图1C示出了图1A的存储器宏的字线驱动器部分的实施例的字线地址；图1D示出了图1A的存储器宏的控制逻辑的实施例的字线地址组合；图1E是图1A的存储器宏的两个存储器阵列的字线寻址的图；图1F是图1A的存储器宏的两个存储器阵列的字线寻址的图；图2是本公开的用于填充地址串的方本文档来自技高网...

【技术保护点】
1.一种方法，包括：/n确定对存储器宏中的第一存储器位置的地址和第二存储器位置的地址共同的第一地址位集合；/n确定所述第一存储器位置的地址的第二地址位集合；/n确定所述第二存储器位置的地址的第三地址位集合；以及/n将所述第一地址位集合、所述第二地址位集合和所述第三地址位集合连接成单个位串。/n

【技术特征摘要】
20181030 US 16/175,1511.一种方法，包括：
确定对存储器宏中的第一存储器位置的地址和第二存储器位置的地址共同的第一地址位集合；
确定所述第一存储器位置的地址的第二地址位集合；
确定所述第二存储器位置的地址的第三地址位集合；以及
将所述第一地址位集合、所述第二地址位集合和所述第三地址位集合连接成单个位串。


2.根据权利要求1所述的方法，其中，所述第一地址位集合和所述第二地址位集合识别所述第一存储器位置的第一字线，所述第一地址位集合和所述第三地址位集合识别所述第二存储器位置的第二字线。


3.根据权利要求1所述的方法，其中，所述第一存储器位置在第一存储器阵列内，所述第二存储器位置在与所述第一存储器阵列不同的第二存储器阵列内。


4.根据权利要求1所述的方法，其中，所述第三地址位集合与所述第二地址位集合相同。


5.根据权利要求1所述的方法，其中，所述第三地址位集合与所述第二地址位集合不同。


6.根据权利要求1所述的方法，其中，所述第三地址位集合的位的数量等于所述第二地址位集合的位的数量。


7.根据权利要求6所述的方法，其中，所述第一地址位集合的位的数量大于所述第三地址位集合的位的数量。


8.根据权利要求1所述的方法，还包括：将所述单个位串传递给地址总线。


9.根据权利要求8所述的方法，其中，所述地址总线具有不大于所述第一地址位集合的位的数量、所述第二地址位集合的位的数量和所述第三地址位集合的位的数量之和的总线线数。


10.一种方法，包括：
接收地址串；
根据所述地址串确定存储器宏的第一存储器阵列中第一字线的第一地址；以及
根据所述地址串确定所述存储器宏的第二存储器阵列中第二字线的第二地址。


11.根据权利要求10所述的方法，还包括：
从所述第一存储器阵列中的第一存储器位置检索数据位，其中所述第一存储器位置对应于所述第一字线；以及
从所述第二存储器阵列中的第二存储器位置检索数据位，其中所述第二存储...

【专利技术属性】
技术研发人员：庄耀功，西瑞姆·迪亚加拉简，安迪·旺坤·陈，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB