一种基于交换架构的多核交换芯片及其数据传输方法技术

本发明专利技术公开了一种基于交换架构的多核交换芯片及其数据传输方法，该多核交换芯片包括：两个以上的单核包处理器和一个以上的交换架构；每两个单核包处理器之间通过一个交换架构实现互联或并发传输；每个单核包处理器包括IPE模块、队列管理模块和EPE模块；其传输方法为：数据传输方法S1.对数据包进行处理后得到数据包头部，将数据包头部送入IPE模块，得到数据包信息；S2.根据所述数据包信息判断所述数据包的目标传输地址，根据目标传输地址实现入队和出队，进而完成数据包的传输。本发明专利技术逻辑简单，与单核逻辑非常一致，设计难度更低，容易进行扩展，实用性强。

A multi-core switching chip based on switching architecture and its data transmission method

【技术实现步骤摘要】
一种基于交换架构的多核交换芯片及其数据传输方法
本专利技术涉及网络通信
，更具体的说是涉及一种基于交换架构的多核交换芯片及其数据传输方法。
技术介绍
交换架构(SwitchingFabric)是利用新一代开关器件结合交叉分组技术实现的一种交叉开关网络,系统中多个点到点的通信链路被组织在一起,最终能够实现所有芯片或模块间的任意互连和并发传输,系统带宽从而成倍的增加。随着工艺、需求的提高，交换芯片的交换容量已经从8G到32T的高速发展时代。速度增加到4000倍以上，而接口从1G提升到400G，速度增加到400倍，然而这些变化为本领域技术人员带来了以下两个问题：1)RAM带宽不够目前高端交换芯片以RAM和SERDES的成本为主，以1T的交换容量来讲，如果一个RAM只访问一次的话，需要RAM跑到1.5M*1000＝1.5G，对32T的容量来讲，需要跑到32*1.5G＝48G，这是一个骇人听闻的带宽。2)芯片是IO限制，不再是DieSize限制高速SERDES是高速芯片必须使用的技术，其电气特性决定了高速SERDES只能够排布在芯片四周，虽然有2.5D甚至3D封装技术，但由于高速SERDES过多，所以芯片DieSize会非常大，芯片的IO限制非常明显。因此，设计出一种高速、高带宽的基于交换架构的多核交换芯片及其数据传输方法是本领域技术人员亟需解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种基于交换架构的多核交换芯片及其数据传输方法，该方法通过无阻塞交换架构把交换芯片从单核扩展成多核，用于解决现有技术中交换芯片的交换容量小、速度低的问题。为了实现上述目的，本专利技术采用如下技术方案：一种基于交换架构的多核交换芯片，包括：两个以上的单核包处理器和一个以上的交换架构；每两个所述单核包处理器之间通过一个所述交换架构实现互联或并发传输；每个所述单核包处理器包括IPE模块、队列管理模块和EPE模块；所述IPE模块为入口处理引擎模块，与所述队列管理模块相连，用于根据数据包生成数据包信息，并将所述数据包信息发送至队列管理模块；所述队列管理模块，用于实现所述数据包信息的入队和出队；所述EPE模块为出口处理引擎模块，与所述队列管理模块相连，用于进行缓冲区检索，进行报文的提取；所述队列管理模块还与所述交换架构相连，所述交换架构用于连接两个所述单核包处理器。优选的，所述IPE模块中包括本核心处理器IPE和虚拟核心处理器IPE，所述队列管理模块包括本核心数据包缓存器、虚拟核心数据包缓存器和VoQ接口；所述本核心处理器IPE与所述本核心数据包缓存器相连，所述虚拟核心处理器IPE与所述虚拟核心数据包缓存器相连；所述VoQ接口与所述EPE模块相连，且与所述交换架构相连。优选的，所述本核心处理器IPE中包括缓冲存储器，且所述缓冲存储器与所述本核心数据包缓存器相连。一种基于交换架构的多核交换芯片的数据传输方法，包括以下步骤：S1.对数据包进行处理后得到数据包头部，将数据包头部送入IPE模块，得到数据包信息；S2.根据所述数据包信息判断所述数据包的目标传输地址，所述数据包信息根据目标传输地址实现入队和出队，进而完成数据包的传输。优选的，S1的具体内容包括：所述数据包进入IPE模块后通过缓冲存储器缓存到本核心数据包缓存器内，在所述本核心数据包缓存器内得到所述数据包的数据包头部，并将所述数据包头部传送至所述本核心处理器IPE内，在所述本核心处理器IPE生成数据包信息。优选的，S2的具体内容包括：S21.判断目标传输地址是否为当前所述数据包信息所在的单核包处理器；S211.若是，则在当前单核包处理器的队列管理模块中入队，出队于当前单核包处理器的EPE模块中；S222.若不是，则通过交换架构将所述数据包和所述数据包信息均发送至目标单核包处理器内，在目标单核包处理器内的队列管理模块中入队，出队于目标单核包处理器的EPE模块中；S22.EPE模块向本核心数据包缓存器进行缓冲区检索，进行报文的提取，并归还包缓存。优选的，S212的具体内容包括：数据包的目标传输地址不是当前单核包处理器，在当前单核包处理器内的VoQ接口上进行缓冲区检索，将数据包和数据包信息同时通过交换架构传输至目标单核包处理器内；在对VoQ接口进行缓冲区检索的同时，通过虚拟化技术在当前单核包处理器内的虚拟核心处理器IPE内进行缓冲区检索，并将数据包缓存到对应的虚拟核心数据包缓存器内。优选的，S2中入队的具体内容包括：根据所述数据包信息判断通信方式，若所述通信方式为单播，则直接在队列管理模块中进行入队；若所述通信方式为多播，则根据所述数据包信息经过多播复制后再入队。优选的，所述数据包信息出队前进行流量整形和调度。经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种基于交换架构的多核交换芯片及其数据传输方法，实现了下列有益效果：1.本专利技术逻辑简单，设计难度更低，与单核逻辑非常一致，在软件开发上更加容易；2.SwitchingFabric技术已经非常成熟，并且不少公司都有开发能力，结构简单，工作稳定，可靠性强；3.大多数多核芯片受技术限制，一般会采用2，4，8，16核等，而本专利技术中的该架构容易进行扩展，还可扩展为3、5核等。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1附图为本专利技术提供的一种基于交换架构的多核交换芯片的结构示意图；图2附图为本专利技术提供的一种基于交换架构的多核交换芯片的数据传输方法的方法流程图；图3附图为本专利技术提供的一种基于交换架构的多核交换芯片的数据传输方法中S2的具体流程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种基于交换架构的多核交换芯片，包括：两个以上的单核包处理器和一个以上的交换架构；每两个单核包处理器之间通过一个交换架构实现互联或并发传输；每个单核包处理器包括IPE模块、队列管理模块和EPE模块；IPE模块为入口处理引擎模块，与队列管理模块相连，用于根据数据包生成数据包信息，并将数据包信息发送至队列管理模块；队列管理模块，用于实现数据包信息的入队和出队；EPE模块为出口处理引擎模块，与队列管理模块相连，用于进本文档来自技高网...

【技术保护点】
1.一种基于交换架构的多核交换芯片，其特征在于，包括：两个以上的单核包处理器和一个以上的交换架构；/n每两个所述单核包处理器之间通过一个所述交换架构实现互联或并发传输；/n每个所述单核包处理器包括IPE模块、队列管理模块和EPE模块；/n所述IPE模块为入口处理引擎模块，与所述队列管理模块相连，用于根据数据包生成数据包信息，并将所述数据包信息发送至队列管理模块；/n所述队列管理模块，用于实现所述数据包信息的入队和出队；/n所述EPE模块为出口处理引擎模块，与所述队列管理模块相连，用于进行缓冲区检索，进行报文的提取；/n所述队列管理模块还与所述交换架构相连，所述交换架构用于连接两个所述单核包处理器。/n

【技术特征摘要】
1.一种基于交换架构的多核交换芯片，其特征在于，包括：两个以上的单核包处理器和一个以上的交换架构；
每两个所述单核包处理器之间通过一个所述交换架构实现互联或并发传输；
每个所述单核包处理器包括IPE模块、队列管理模块和EPE模块；
所述IPE模块为入口处理引擎模块，与所述队列管理模块相连，用于根据数据包生成数据包信息，并将所述数据包信息发送至队列管理模块；
所述队列管理模块，用于实现所述数据包信息的入队和出队；
所述EPE模块为出口处理引擎模块，与所述队列管理模块相连，用于进行缓冲区检索，进行报文的提取；
所述队列管理模块还与所述交换架构相连，所述交换架构用于连接两个所述单核包处理器。


2.根据权利要求1所述的一种基于交换架构的多核交换芯片，其特征在于，
所述IPE模块中包括本核心处理器IPE和虚拟核心处理器IPE，所述队列管理模块包括本核心数据包缓存器、虚拟核心数据包缓存器和VoQ接口；
所述本核心处理器IPE与所述本核心数据包缓存器相连，所述虚拟核心处理器IPE与所述虚拟核心数据包缓存器相连；
所述VoQ接口与所述EPE模块相连，且与所述交换架构相连。


3.根据权利要求1所述的一种基于交换架构的多核交换芯片，其特征在于，所述本核心处理器IPE中包括缓冲存储器，且所述缓冲存储器与所述本核心数据包缓存器相连。


4.一种基于交换架构的多核交换芯片的数据传输方法，其特征在于，包括以下步骤：
S1.对数据包进行处理后得到数据包头部，将数据包头部送入IPE模块，得到数据包信息；
S2.根据所述数据包信息判断所述数据包的目标传输地址，根据目标传输地址实现入队和出队，进而完成数据包的传输。


5.根据权利要求4所述的一种基于交换架构的多核交换芯片的数据传输方法，其特征在于，S1的具体内容包括：
所述数...

【专利技术属性】
技术研发人员：徐凌云，
申请(专利权)人：昆高新芯微电子江苏有限公司，
类型：发明
国别省市：江苏;32