基于PowerPC平台的RapidIO数据包处理方法及装置制造方法及图纸

本发明专利技术基于PowerPC平台的RapidIO数据包处理方法及装置，所述方法包括：1)、建立包括各种型号的信号处理板所需通信链路的数据收发模型，其中，诉所述数据收发模型具有与各个型号的信号处理板通信的数据接口；2)、将信号处理板接入到安装有数据收发模型的数据处理设备上，利用所述数据收发模型接收与PowerPC平台对应的信号处理板产生的RapidIO数据包，并将所述RapidIO数据包发送至对应的接收设备。应用本发明专利技术实施例，可以降低机柜设计安装过程中的工作量。

Method and device of RapidIO packet processing based on PowerPC platform

【技术实现步骤摘要】
基于PowerPC平台的RapidIO数据包处理方法及装置
本专利技术涉及一种数据处理方法及装置，具体涉及基于PowerPC平台的RapidIO数据包处理方法稿。
技术介绍
PowerPC(PerformanceOptimizationWithEnhancedRISC–PerformanceComputing，精简指令集架构的中央处理器)。PowerPC处理器有广泛的实现范围，包括从诸如Power4那样的高端服务器CPU(centralprocessingunit，中央处理器)到嵌入式CPU市场。PowerPC处理器在嵌入式领域中具有优异的性能、较低的能量损耗以及较低的散热量。由于PowerPC平台的优异性能，因此，PowerPC平台在雷达信号处理中得到了广泛的应用；进而基于PowerPC平台的应用中的信号处理板的型号也越来越多。但是，信号处理板的生产厂家不同，且每个厂家生产的每种型号的信号处理板处理的数据类型也不同、数据接口不同，再加上通信协议的区别导致每种型号的信号处理板的板间通信机制也不相同。譬如T4240型号的信号处理板是通过门铃中断方式来实现板间通信，而8640d型号的信号处理板则是通过网管建立链路的方式来实现板间通信。在雷达的数据处理机柜进行安装时，需要在物理层面为不同型号的信号处理板安装专用的数据交换板，例如，一个雷达的数据处理机柜中会包含数十个，甚至上百个不同型号的信号处理板，那么就要对应安装这么多数量的专用的数据交换板以及相应的信号线，实现信号处理板与数据采集设备之间的点对点的连接方式，进而导致设计安装过程的工作量较大。
技术实现思路
本专利技术所要解决的技术问题在于如何提供基于PowerPC平台的RapidIO数据包处理方法以降低机柜设计安装过程中的安装工作量。本专利技术通过以下技术手段实现解决上述技术问题的：本专利技术实施例提供了基于PowerPC平台的RapidIO数据包处理方法，所述方法包括：1)、建立包括各种型号的信号处理板所需通信链路的数据收发模型，其中，诉所述数据收发模型具有与各个型号的信号处理板通信的数据接口；2)、将信号处理板接入到安装有数据收发模型的数据处理设备上，利用所述数据收发模型接收与PowerPC平台对应的信号处理板产生的RapidIO数据包，并将所述RapidIO数据包发送至对应的接收设备。应用本专利技术实施例，在信号处理板接入雷达的数据处理机柜后，数据收发模型通过数据接口在软件层面直接从各种型号的信号处理板中获取RapidIO数据包，无需在物理层面为各种型号的信号处理板连接专用的数据交换板，一方面免去了接线的工作量，另一方面也免去了使用专用的数据交换板，降低了系统复杂度，因此，本专利技术实施例可以降低机柜设计安装过程中的工作量。可选的，所述将所述RapidIO数据包发送至对应的接收设备，包括：21)、判断用于处理RapidIO数据包中当前RapidIO数据包的数据接收标志位是否有效；22)、在数据接收标志位无效的情况下，丢弃当前RapidIO数据包，接收当前RapidIO数据包的下一个RapidIO数据包，将下一个RapidIO数据包作为当前RapidIO数据包，并返回执行步骤21)；23)、在数据接收标志位有效的情况下，将数据接收标志位设为无效，并解析当前RapidIO数据包的长度；24)、在当前RapidIO数据包的长度无效的情况下，将当前RapidIO数据包的长度设置零，以及将数据接收标志位设为无效，并返回执行步骤21)；25)、在当前RapidIO数据包的长度有效的情况下，判断第一缓存区中的数据解析标志位是否有效；26)、在第一缓存区中的数据解析标志位有效的情况下，返回执行步骤21)；27)、在第一缓存区中的数据解析标志位无效的情况下，将当前RapidIO数据包拷贝到第一缓存区中，将数据解析标志位设为有效。可选的，所述方法还包括：28)、判断第一缓存区中的数据解析标志位是否有效；29)、在第一缓存区中的数据解析标志位无效的情况下，获取第一缓存区中在当前RapidIO数据包之后所存储的下一个RapidIO数据包，并将下一个RapidIO数据包作为当前RapidIO数据包，返回执行步骤28)；210)、在第一缓存区中的数据解析标志位有效的情况下，判断当前RapidIO数据包的数据字头是否有效；211)、在当前RapidIO数据包的数据字头无效的情况下，将数据解析标志位设置位无效，返回执行步骤28)；212)、在当前RapidIO数据包的数据字头有效的情况下，判断当前RapidIO数据包的数据字尾是否有效；213)、在当前RapidIO数据包的数据字尾无效的情况下，将数据解析标志位设置位无效，返回执行步骤28)；214)、在当前RapidIO数据包的数据字尾有效的情况下，将第一缓存区中的当前RapidIO数据包拷贝到接收设备的第二缓存区中进行信号处理，同时将解析标志位设为无效；继续接收RapidIO数据包，并将所述RapidIO数据包作为当前RapidIO数据包，返回执行步骤21)，直至RapidIO数据包被接收完。本专利技术实施例还提供了基于PowerPC平台的RapidIO数据包处理装置，所述装置包括：通信链路模块，用于：1)、建立包括各种型号的信号处理板所需通信链路的数据收发模型，其中，诉所述数据收发模型具有与各个型号的信号处理板通信的数据接口；2)、将信号处理板接入到安装有数据收发模型的数据处理设备上，利用所述数据收发模型接收与PowerPC平台对应的信号处理板产生的RapidIO数据包，并将所述RapidIO数据包发送至对应的接收设备。可选的，所述装置还包括接收RapidIO数据包线程模块，用于：21)、判断用于处理RapidIO数据包中当前RapidIO数据包的数据接收标志位是否有效；22)、在数据接收标志位无效的情况下，丢弃当前RapidIO数据包，接收当前RapidIO数据包的下一个RapidIO数据包，将下一个RapidIO数据包作为当前RapidIO数据包，并返回执行步骤21)；23)、在数据接收标志位有效的情况下，将数据接收标志位设为无效，并解析当前RapidIO数据包的长度；24)、在当前RapidIO数据包的长度无效的情况下，将当前RapidIO数据包的长度设置零，以及将数据接收标志位设为无效，并返回执行步骤21)；25)、在当前RapidIO数据包的长度有效的情况下，判断第一缓存区中的数据解析标志位是否有效；26)、在第一缓存区中的数据解析标志位有效的情况下，返回执行步骤21)；27)、在第一缓存区中的数据解析标志位无效的情况下，将当前RapidIO数据包拷贝到第一缓存区中，将数据解析标志位设为有效。可选的，所述装置还包括解析RapidIO数据包线程模块，用于：28)、判断第一缓存区中的数据解析本文档来自技高网...

【技术保护点】
1.基于PowerPC平台的RapidIO数据包处理方法，其特征在于，所述方法包括：/n1)、建立包括各种型号的信号处理板所需通信链路的数据收发模型，其中，诉所述数据收发模型具有与各个型号的信号处理板通信的数据接口；/n2)、将信号处理板接入到安装有数据收发模型的数据处理设备上，利用所述数据收发模型接收与PowerPC平台对应的信号处理板产生的RapidIO数据包，并将所述RapidIO数据包发送至对应的接收设备。/n

【技术特征摘要】
1.基于PowerPC平台的RapidIO数据包处理方法，其特征在于，所述方法包括：
1)、建立包括各种型号的信号处理板所需通信链路的数据收发模型，其中，诉所述数据收发模型具有与各个型号的信号处理板通信的数据接口；
2)、将信号处理板接入到安装有数据收发模型的数据处理设备上，利用所述数据收发模型接收与PowerPC平台对应的信号处理板产生的RapidIO数据包，并将所述RapidIO数据包发送至对应的接收设备。


2.根据权利要求1所述的基于PowerPC平台的RapidIO数据包处理方法，其特征在于，所述将所述RapidIO数据包发送至对应的接收设备，包括：
21)、判断用于处理RapidIO数据包中当前RapidIO数据包的数据接收标志位是否有效；
22)、在数据接收标志位无效的情况下，丢弃当前RapidIO数据包，接收当前RapidIO数据包的下一个RapidIO数据包，将下一个RapidIO数据包作为当前RapidIO数据包，并返回执行步骤21)；
23)、在数据接收标志位有效的情况下，将数据接收标志位设为无效，并解析当前RapidIO数据包的长度；
24)、在当前RapidIO数据包的长度无效的情况下，将当前RapidIO数据包的长度设置零，以及将数据接收标志位设为无效，并返回执行步骤21)；
25)、在当前RapidIO数据包的长度有效的情况下，判断第一缓存区中的数据解析标志位是否有效；
26)、在第一缓存区中的数据解析标志位有效的情况下，返回执行步骤21)；
27)、在第一缓存区中的数据解析标志位无效的情况下，将当前RapidIO数据包拷贝到第一缓存区中，将数据解析标志位设为有效。


3.根据权利要求2所述的基于PowerPC平台的RapidIO数据包处理方法，其特征在于，所述将所述RapidIO数据包发送至对应的接收设备，包括：
28)、判断第一缓存区中的数据解析标志位是否有效；
29)、在第一缓存区中的数据解析标志位无效的情况下，获取第一缓存区中在当前RapidIO数据包之后所存储的下一个RapidIO数据包，并将下一个RapidIO数据包作为当前RapidIO数据包，返回执行步骤28)；
210)、在第一缓存区中的数据解析标志位有效的情况下，判断当前RapidIO数据包的数据字头是否有效；
211)、在当前RapidIO数据包的数据字头无效的情况下，将数据解析标志位设置位无效，返回执行步骤28)；
212)、在当前RapidIO数据包的数据字头有效的情况下，判断当前RapidIO数据包的数据字尾是否有效；
213)、在当前RapidIO数据包的数据字尾无效的情况下，将数据解析标志位设置位无效，返回执行步骤28)；
214)、在当前RapidIO数据包的数据字尾有效的情况下，将第一缓存区中的当前RapidIO数据包拷贝到接收设备的第二缓存区中进行信号处理，同时将解析标志位设为无效；继续接收RapidIO数据包，并将所述RapidIO数据包作为当前RapidIO数据包，返回执行步骤21)，直至RapidIO数据包被接收完。


4...

【专利技术属性】
技术研发人员：闵威，李坤，王启智，吕新正，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽;34