可记录自检数据的主板和计算机、自检数据的记录方法技术

本说明书提供一种可记录自检数据的主板和计算机、自检数据的记录方法，主板包括基本输入输出系统芯片、处理器接口、逻辑控制器和非易失存储器；中央处理器安装于处理器接口处，加载上电自检程序而执行部件检测；以及加载检测代码发送程序，将通过检测的部件对应的检测代码发送至逻辑控制器；逻辑控制器包括随机存储模块和可编程逻辑模块；随机存储模块用于暂存由中央处理器发送的检测代码；可编程逻辑控制模块用于在初始化预设时间后，将暂存在随机存储模块中的检测代码写入非易失存储器。在后续应用中，可以通过各种方式读取非易失存储器中检测代码，并通过分析检测代码而确定主板上电自检过程中的故障点。

Recording method of main board, computer and self checking data that can record self checking data

【技术实现步骤摘要】
可记录自检数据的主板和计算机、自检数据的记录方法
本专利技术涉及计算机硬件
，尤其涉及一种可记录自检数据的主板和计算机、自检数据的记录方法。
技术介绍
计算机主板上电启动时，其首先由执行BIOS芯片中的程序代码，实现上电自检(PowerOnSelfTest，POST)后，才加载操作系统并将控制权交给操作系统。主板上电工作过程中，因为上电电压不正常、静电或者电磁干扰等，主板可能自检失败并重启。家用计算机或者商业用计算机多配置有专门用于连接显示器的输出接口，在其主板无法完成上电自检时，可以通过输出接口输出检测代码(POSTCODE)并由显示器显示输出，继而确定时硬件故障还是操作系统故障。而对于应用于复杂电磁环境的工业控制计算机(特别是集成在狭小空间的工业控制计算机)，其并没有配置专门的输出接口或者可供连接的显示终端，因此也就无法确定出现自检故障的硬件设备；此外，因为工业控制计算机工作环境恶劣，其主板上电自检失败出现的概率相比于家用和商用计算机高很多。
技术实现思路
本说明书提供一种记录自检数据的主板和计算机，以及自检数据的记录方法，在计算机启动过程中可以存储自检状态数据，以根据自检数据确定硬件故障点。本说明书提供一种可记录自检数据的主板，包括基本输入输出系统芯片、用于安装中央处理器的处理器接口、逻辑控制器和非易失存储器；所述基本输入输出系统芯片用于存储上电自检程序和检测代码发送程序；中央处理器安装于所述处理器接口处，并且所述主板上电工作时，中央处理器加载所述上电自检程序而执行部件检测；以及加载所述检测代码发送程序，将通过检测的部件对应的检测代码发送至所述逻辑控制器；所述逻辑控制器包括随机存储模块和可编程逻辑模块；所述随机存储模块用于暂存由所述中央处理器发送的检测代码；所述可编程逻辑控制模块用于在初始化预设时间后，将暂存在所述随机存储模块中的检测代码写入所述非易失存储器。可选的，所述随机存储模块包括第一随机存储空间和第二随机存储空间；所述第一随机存储空间用于暂存所述检测代码；所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；所述可编程逻辑控制模块用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；以及，在所述逻辑控制器初始化预设时间，并且所述自检状态代码为所述自检失败代码时，将所述检测代码写入所述非易失存储器。可选的，所述非易失存储器包括第一非易失存储空间和第二非易失存储空间；所述可编程逻辑控制模块用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；所述可编程逻辑控制模块还用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入所述第二非易失存储空间。可选的，中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；所述随机存储模块在还用于暂存对应所述检测代码的实时时钟数据；所述可编程逻辑模块在将所述检测代码写入所述非易失存储器的同时，将对应的所述实时时钟数据写入到所述非易失存储器。本说明书提供一种计算机，其特征在于，包括中央处理器和前述的主板；所述中央处理器安装在所述处理器接口处。本说明书还提供一种自检数据的记录方法，包括：中央处理器在完成某一部件的检测后，将对应的检测代码发送至逻辑控制器；所述逻辑控制器暂存所述检测代码，并在初始化预设时间后，将所述检测代码写入非易失存储器。可选的，所述逻辑控制器包括第一随机存储空间和第二随机存储空间；所述第一随机存储空间用于暂存所述检测代码；所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；所述逻辑控制器用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；以及，在初始化预设时间，并且自检状态代码为自检失败代码时，将所述检测代码写入所述非易失存储器。可选的，所述非易失存储空间包括第一非易失存储空间和第二非易失存储空间；所述逻辑控制器在初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；以及，在初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入到所述第二非易失存储空间。可选的，所述中央处理器还用于在加载操作系统后，根据存储在所述非易失存储器中的检测代码，生成日志文件。可选的，所述中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；所述逻辑控制器同时暂存所述检测代码和对应的所述实时时钟数据，以及在初始化预设时间后，将所述检测代码和对应的所述实时时钟数据写入到所述非易失存储器。本说明书提供的主板在使用时，在中央处理器加载基本输入输出系统芯片中的上电自检程序的同时，也加载检测代码发送程序，并将通过检测的部件的检测代码发送给逻辑控制器。逻辑控制器在初始化一定时间后，即将暂存在随机存储模块中的检测代码写入到非易失存储器。因为非易失存储器并不会因为主板掉电而丢失数据，所以检测代码一直存储在非易失存储器中。在后续应用中，可以通过各种方式读取非易失存储器中检测代码，并通过分析检测代码而确定主板上电自检过程中的故障点。本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。附图说明附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。图1是实施例一提供的主板的结构示意图；图2是实施例提供的自检数据的记录方法流程图；其中：11-印刷电路板，12-基本输入输出系统芯片，13-处理器接口，14-逻辑控制器，15-非易失存储器。具体实施方式下面结合附图来具体描述本说明书的优选实施例，其中，附图构成本申请一部分，并与本说明书的实施例一起用于阐释本说明书的原理，并非用于限定本说明书的范围。实施例一本说明书实施例提供一种可记录自检数据的主板。图1是实施例一提供的主板的结构示意图，如图1所示，主板包括印刷电路板11、基本输入输出线系统芯片12(BIOS，应当注意，在一些最新接口标准中，可能采用诸如统一扩展固定接口(UnifiedExtensibleFirmwareInterface，UEFI)或者其他名称代替BIOS)、处理器接口13、可编程路逻辑控制器14和非易失存储器。前述的基本输本文档来自技高网...

【技术保护点】
1.一种可记录自检数据的主板，其特征在于，包括基本输入输出系统芯片、用于安装中央处理器的处理器接口、逻辑控制器和非易失存储器；/n所述基本输入输出系统芯片用于存储上电自检程序和检测代码发送程序；/n中央处理器安装于所述处理器接口处，并且所述主板上电工作时，中央处理器加载所述上电自检程序而执行部件检测；以及加载所述检测代码发送程序，将通过检测的部件对应的检测代码发送至所述逻辑控制器；/n所述逻辑控制器包括随机存储模块和可编程逻辑模块；/n所述随机存储模块用于暂存由所述中央处理器发送的检测代码；/n所述可编程逻辑控制模块用于在初始化预设时间后，将暂存在所述随机存储模块中的检测代码写入所述非易失存储器。/n

【技术特征摘要】
1.一种可记录自检数据的主板，其特征在于，包括基本输入输出系统芯片、用于安装中央处理器的处理器接口、逻辑控制器和非易失存储器；
所述基本输入输出系统芯片用于存储上电自检程序和检测代码发送程序；
中央处理器安装于所述处理器接口处，并且所述主板上电工作时，中央处理器加载所述上电自检程序而执行部件检测；以及加载所述检测代码发送程序，将通过检测的部件对应的检测代码发送至所述逻辑控制器；
所述逻辑控制器包括随机存储模块和可编程逻辑模块；
所述随机存储模块用于暂存由所述中央处理器发送的检测代码；
所述可编程逻辑控制模块用于在初始化预设时间后，将暂存在所述随机存储模块中的检测代码写入所述非易失存储器。


2.根据权利要求1所述的主板，其特征在于，
所述随机存储模块包括第一随机存储空间和第二随机存储空间；
所述第一随机存储空间用于暂存所述检测代码；
所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；
所述可编程逻辑控制模块用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；以及，
在所述逻辑控制器初始化预设时间，并且所述自检状态代码为所述自检失败代码时，将所述检测代码写入所述非易失存储器。


3.根据权利要求2所述的主板，其特征在于，
所述非易失存储器包括第一非易失存储空间和第二非易失存储空间；
所述可编程逻辑控制模块用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；
所述可编程逻辑控制模块还用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入所述第二非易失存储空间。


4.根据权利要求1-3任一项所述的主板，其特征在于，
中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；
所述随机存储模块在还用于暂存对应所述检测代码的实时时钟数据；
所述可编程逻辑模块在...

【专利技术属性】
技术研发人员：赵吉涛，陈明，
申请(专利权)人：鹍骐科技北京股份有限公司，
类型：发明
国别省市：北京;11