具有磁芯电感器的半导体基板及其制造方法技术

一种在具有堆叠的电感器线圈的基板上形成磁芯的方法包含以下步骤：蚀刻多个聚合物层以形成穿过该多个聚合物层的至少一个特征，其中该至少一个特征被设置在形成于该基板上的堆叠的电感器线圈的中心区域内；及将磁性材料沉积在该至少一个特征内。

【技术实现步骤摘要】
【国外来华专利技术】具有磁芯电感器的半导体基板及其制造方法
本公开的实施例一般性地涉及处理基板的方法和根据此类方法制造的基板。具体地，本公开的实施例涉及具有带有金属芯的电感器的基板。
技术介绍
在现代电子器件的制造中，增加的器件密度和减小的器件尺寸需要在此类高密度器件的封装或互连技术中有更严格的要求。通常地，现代电子产品的制造涉及到晶片级封装。晶片级封装可包含：建立用于提供内部和外部器件连接性(诸如，例如无线充电和芯片间通信)的电感器的扇入和扇出技术。建立电感器通常涉及到具有介电特性的聚合物材料和设置在聚合物材料内的电感器的使用。然而，专利技术人已经观察到目前的电感器的电感和质量因子(即，电感与孔隙率电阻的比)无法令人满意地满足目前的质量要求。因此，专利技术人已经开发了用以制造半导体电感器的改进的技术。
技术实现思路
在本文中提供了用于在基板上建立具有磁芯的电感器的方法的实施例。在一些实施例中，一种在具有堆叠的电感器线圈的基板上形成磁芯的方法包含以下步骤：蚀刻多个聚合物层以形成穿过该多个聚合物层的至少一个特征，其中该至少一个特征被设置在形成于该基板上的堆叠的电感器线圈的中心区域内；及将磁性材料沉积在该至少一个特征内。在一些实施例中，一种在用于封装应用的基板上形成磁芯的方法，包含以下步骤：在该基板的顶上形成堆叠的螺旋电感器线圈，其中该堆叠的螺旋电感器线圈被设置在多个聚合物层内；在最上面的聚合物层的顶上形成第一光刻胶；通过该第一光刻胶蚀刻该最上面的聚合物层的多个暴露部分以形成穿过该多个聚合物层的多个通孔；去除该第一光刻胶；在该最上面的聚合物层的顶上形成第二光刻胶；通过该第二光刻胶在该多个通孔内沉积磁性材料；及去除该第二光刻胶。在一些实施例中，一种用于封装应用的基板包括：多个聚合物层，该多个聚合物层设置在基板基底的顶上；堆叠的螺旋电感器线圈，该堆叠的螺旋电感器线圈设置在该多个聚合物层内；及至少一个磁芯，该至少一个磁芯设置成穿过该多个聚合物层且在由该堆叠的螺旋电感器线圈的最内部的绕组限定的中心区域内。在后文中描述了本公开的其他和进一步的实施例。附图说明可通过参照在随附附图中描绘的本公开的示例说明性的实施例来理解本公开的实施例(简短地于前文中概述且在后文中更为详细地讨论)。然而，随附附图仅示例说明本公开的典型的实施例，因而不被认为是对范围作出限制，对于本公开而言可允许其他的同等有效的实施例。图1A根据本公开的至少一些实施例来描绘用于封装应用的基板的示意性的俯视图。图1B描绘示例说明于图1中的基板的沿着线B-B’截取的示意性的横截面视图。图2根据本公开的至少一些实施例来描绘在基板上形成磁芯的方法的流程图。图3A至图3H根据本公开的至少一些实施例来示意性地描绘在基板上形成磁芯的诸个阶段的循序的侧视图。图4根据本公开的至少一些实施例来描绘在基板上形成磁芯的方法的流程图。图5A至图5G根据本公开的至少一些实施例来示意性地描绘在基板上形成磁芯的诸个阶段的循序的侧视图。图6A根据本公开的至少一些实施例来描绘用于封装应用的基板的示意性的俯视图。图6B根据本公开的至少一些实施例来描绘用于封装应用的基板的示意性的俯视图。为了促进理解，在可能的情况中已经使用相同的组件符号来指定附图共享的相同的组件。附图并未按照比例来绘制且为了清楚起见可以被简化。一实施例的组件和特征可被有利地并入其他的实施例中，而无需进一步的详述。具体实施方式在本文中提供了用以在用于封装应用的基板上形成磁芯的方法的实施例。在本文中描述的方法有利地提供在基板上的至少一个磁芯的建立，该磁芯设置在中心区域内，该中心区域由电感器限定，该电感器设置在位于该基板的顶上的多个聚合物层内。如本文中公开的磁芯有利地提供改善的电感和质量因子(即，电感与孔隙率电阻的比)。因此，在本文中描述的方法可有利地使用于先进的扇入或扇出晶片级封装中。具有磁芯的本专利技术的电感器可有利地改善并入具有磁芯的本专利技术的电感器的电子装置的无线充电和芯片间通信。图1A根据本公开的至少一些实施例来描绘用于封装应用的基板100的示意性的俯视图，该基板100具有多个聚合物层和设置在该多个聚合物层内的电感器。图1B是基板100的沿着线B-B’截取的示意性的横截面图。在一些实施例中，基板100包含：多个聚合物层108、堆叠的电感器线圈(例如，堆叠的螺旋电感器线圈102)、以及一或多个磁芯106(4个磁芯被显示在图1A中)，该堆叠的电感器线圈设置在该多个聚合物层108内，该一或多个磁芯106在中心区域107内穿过多个聚合物层108而设置，该中心区域107由堆叠的螺旋电感器线圈102的最内部的绕组105限定。尽管4个磁芯106被显示在图1A中，基板100可具有一或多个磁芯106。在一些实施例中，基板100包含多个磁芯106。在一些实施例中，如图6A中显示，多个磁芯亦可以通孔606的形式放置在堆叠的螺旋电感器线圈102的周围。在一些实施例中，如图6B中显示，磁芯亦可以沟槽604的形式放置在堆叠的螺旋电感器线圈102的周围。可使用与相关于磁芯106的制造来描述的那些类似的技术来制造通孔606和沟槽604。专利技术人已经发现，当使用多于一个磁芯106时，磁芯的各自的磁场彼此放大并有利地提供更强的聚集磁场。基板100还可包含引线104A和104B，引线104A和104B耦接至堆叠的螺旋电感器线圈102的端部以将线圈耦接至另一器件或元件(例如，集成电路、电池等等)。如图1B中示例说明的，堆叠的螺旋电感器线圈102形成在多个聚合物层108中且跨越多个聚合物层108。尽管5个层被显示在图1B中，基板100可包含在基板基底110的顶上形成的介于1和6个之间的聚合物层。每一磁芯106形成在特征中，该特征将最上面的聚合物层108A延伸至基板基底110。在一些实施例中，该特征是具有高深宽比的通孔(即，通孔深度大于通孔宽度)。在一些实施例中，至少一个磁芯106可由磁性材料形成，磁性材料诸如，例如铁(Fe)、镍(Ni)、锌(Zn)、镍铁(NiFe)、镍锌(NiZn)、镍锌铜(NiZnCu)、铝镍钴(AlNiCo)、钴钽锆(CoTaZr)、钴铌锆(CoNbZr)、钴锆氧化物(CoZrO2)、铁铪氮化物(FeHfN)、钴铁铪氧化物(CoFeHfO)等等中的一或多个。在一些实施例中，基板基底110由在半导体制造工艺中使用的材料所构成。举例而言，基板基底110可包含：硅(Si)、锗、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅、以及图案化或非图案化的绝缘体上硅(SOI)、环氧树脂成型化合物(epoxymoldcompound)等等中的一或多个。基板基底110可具有各种尺寸，诸如，150mm、200mm、300mm或450mm的直径或其他的尺寸。此外，基板基底110可包含额外的材料层，或可具有形成在基板基底110中或形成在基板基底110上的一或多个完成的或部分完成的结构或器件。图2根据本公开的至少一些实施例来描绘用于在具有堆叠的电感本文档来自技高网...

【技术保护点】
1.一种在具有堆叠的电感器线圈的基板上形成磁芯的方法，包含以下步骤：/n蚀刻多个聚合物层以形成穿过所述多个聚合物层的至少一个特征，其中所述至少一个特征设置在形成于所述基板上的堆叠的电感器线圈的中心区域内；及/n在所述至少一个特征内沉积磁性材料。/n

【技术特征摘要】
【国外来华专利技术】20170811 US 62/544,744;20180807 US 16/056,8471.一种在具有堆叠的电感器线圈的基板上形成磁芯的方法，包含以下步骤：
蚀刻多个聚合物层以形成穿过所述多个聚合物层的至少一个特征，其中所述至少一个特征设置在形成于所述基板上的堆叠的电感器线圈的中心区域内；及
在所述至少一个特征内沉积磁性材料。


2.如权利要求1所述的方法，其中蚀刻所述多个聚合物层的步骤包含以下步骤：
在多个聚合物层中的最上面的聚合物层的顶上形成第一图案化掩模层；
通过所述第一图案化掩模层蚀刻所述最上面的聚合物层的暴露部分以形成穿过所述多个聚合物层的至少一个特征；及
去除所述第一图案化掩模层。


3.如权利要求2所述的方法，其中利用基于等离子体的干法蚀刻工艺来蚀刻所述最上面的聚合物层的所述暴露部分。


4.如权利要求1所述的方法，其中沉积所述磁性材料的步骤包含以下步骤：
在最上面的聚合物层的顶上形成第二图案化掩模层；
通过所述第二图案化掩模层在所述至少一个特征内沉积所述磁性材料；及
去除所述第二图案化掩模层。


5.如权利要求4所述的方法，进一步包含以下步骤：
在形成所述第二图案化掩模层之前，于所述最上面的聚合物层的顶上且于所述至少一个特征中沉积种子层，其中所述第二图案化掩模层形成在所述种子层的顶上；及
在去除所述第二图案化掩模层之后蚀刻所述种子层。


6.如权利要求5所述的方法，其中所述种子层包含铜。


7.如权利要求1-6中的任何一项所述的方法，进一步包含以下步骤：
蚀刻所述多个聚合物层以形成穿过所述多个聚合物层的至...

【专利技术属性】
技术研发人员：P·索，Y·古，G·H·施，A·桑达拉江，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US