【技术实现步骤摘要】
【国外来华专利技术】网格阵列连接器系统相关申请本申请主张于2017年9月15日提交的美国临时申请US62/559114以及于2018年4月17日提交的美国临时申请US62/658820的优先权。
本专利技术涉及连接器系统领域,更具体地涉及一种适合用于高数据速率应用的连接器系统。
技术介绍
有史以来的计算装置盒体设有一些类型的一处理器(设置在一芯片封装中)以及盒体的一前面板上的多个连接器。所述多个连接器以及处理器安装在一电路基板(常称为母基板)上且电路基板包含多条迹线,所述多条迹线将所述多个连接器连接于处理器,从而能在所述多个连接器和处理器之间提供信息。不幸的是,随着数据速率已提高,这种熟知的系统设计因电路基板中的损耗而已变得难于使用。已知多种旁路(Bypass)连接器系统提供一输入/输出(IO)连接器和一集成电路(诸如但不限制于设置于一芯片封装中的一专用集成电路(ASIC))之间的连接。一个共同的构造将是使一第一连接器(往往为一IO连接器)处于一盒体的一面板处而使对接一电路基板(或另一连接器)的一第二连接器处于芯片封装附近,其中第一连接器和第二连接器经由一线缆连接。如已知的,线缆比标准电路基板在损耗上低得多且使用一线缆显著降低了第一连接器和第二连接器之间的损耗。尽管这样的情况非常适合于56Gbps应用、尤其适合于采用脉冲幅度电平4(PAM4)编码的应用,但是随着数据速率朝向112Gbps(采用PAM4编码)增加,使支持一通道长度可用的插入损耗保持足够低变得更具挑战性。某些选择提供良好的电气性能但是当试图构建一组件 ...
【技术保护点】
1.一种网格阵列连接器系统,包括:/n一基板,其包含成对布置的多个开口,其中一支持导孔位于所述多个开口中的每一个中;/n多个支座,安装在所述基板上,多个支座的一些支座中的每一个围绕一对开孔定位;/n多条线缆,所述多条线缆中的每一条线缆由所述一些支座中的一个固持,所述多条线缆中的每一条包含一对导体,其中每一个导体的一第一端部位于所述多个开孔中的一个中,所述第一端部对准对应的信号导孔;以及/n一基座,围绕所述多条线缆的一部分和基材形成。/n
【技术特征摘要】
【国外来华专利技术】20170915 US 62/559,114;20180417 US 62/658,8201.一种网格阵列连接器系统,包括:
一基板,其包含成对布置的多个开口,其中一支持导孔位于所述多个开口中的每一个中;
多个支座,安装在所述基板上,多个支座的一些支座中的每一个围绕一对开孔定位;
多条线缆,所述多条线缆中的每一条线缆由所述一些支座中的一个固持,所述多条线缆中的每一条包含一对导体,其中每一个导体的一第一端部位于所述多个开孔中的一个中,所述第一端部对准对应的信号导孔;以及
一基座,围绕所述多条线缆的一部分和基材形成。
2.如权利要求1所述的网格阵列连接器系统,其中,所述第一端部焊接于所述对应的信号导孔。
3.如权利要求2所述的网格阵列连接器系统,其中,所述多条线缆中的每一条线缆包含电连接于所述对应支座的一屏蔽层。
4.一种网格阵列连接器系统,包括:
一基板,具有一安装面和与所述安装面相反的一连接面以及在所述安装面和所述连接面之间的多个连接通路,所述多个连接通路中的每一个包含一第一开口和第二开口,所述基板还包含位于所述连接面上的多个信号垫;
多个第一支座,安装在所述安装面上;
多个第二支座,电连接于所述多个第一支座;
多条线缆,每一条线缆包含包围一绝缘层的一屏蔽层以及位于所述绝缘层中的一对导体,所述多条线缆中的每一条线缆的屏蔽层连接于所述多个第二支座中的一个,其中,所述一对导体中的每一个电连接于所述多个信号垫中的一个;以及
一基座,位于所述基板上,至少部分覆盖所述多个第一支座和所述多个第二支座。
5.如权利要求4所述的网格阵列连接器系统,其中,所述多条线缆成列布置、延伸出所述基座。
6.如权利要求5所述的网格阵列连接器系统,其中,所述多条线缆和多个支座被灌封就位。
7.一种网格阵列连接器系统,相邻一芯片封装安装,包括:
一电路基板,支持所述芯片封装,所述电路基板具有在所述芯片封装的一侧的一第一阵列的垫,所述第一阵列的垫与所述芯片封装通信;
一网格阵列连接器系统,位于所述芯片封装的一侧并对准所述第一阵列的垫,所述网格阵列连接器包含:
一基板,具有一安装面和与相反所述安装面的一连接面以及设置于所述基板上的多个开口,所述基板还包括位于所述连接面上的多个信号垫...
【专利技术属性】
技术研发人员:布瑞恩·基斯·劳埃德,布鲁斯·里德,格雷戈里·瓦尔兹,科尔比·瓦格纳尔,齐涛·蔡,
申请(专利权)人:莫列斯有限公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。