电压施加装置和输出电压波形的形成方法制造方法及图纸

在对形成于基片上的多个被检查器件检查电特性的检测器中，对被检查器件施加电压的电压施加装置，其在被赋予规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于此，形成具有阶梯状的过渡电压波形的输出电压。将输出电压输入到DUT阶梯时的响应为产生过冲的2阶以上的高阶延迟系统，各过渡阶梯的阶梯时间的终点被设定成二阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。

Voltage applying device and the forming method of output voltage waveform

【技术实现步骤摘要】
【国外来华专利技术】电压施加装置和输出电压波形的形成方法
本专利技术涉及进行器件的电检查的检测器所使用的、对器件施加电压的电压施加装置和输出电压波形的形成方法。
技术介绍
在半导体器件的制造工艺中，半导体晶片(以下简记为晶片)的全部处理结束的阶段，对形成于晶片的多个被检查器件(DeviceUnderTest；DUT)进行各种电检查。这样的作为检查对象器件的DUT的电特性的检查由检测器借助探针卡进行。探针卡具有与晶片上的DUT的电极垫接触的多个探针(接触件)，在使各探针与晶片上的各电极垫接触的状态下，从检测器对各探针发送电信号，进行晶片上的DUT的检查。检测器具有对DUT施加规定的电压的电压施加装置即器件电源(DevicePowerSupply；DPS)，从DPS对DUT施加规定的电压。DPS的输出电压的上升波形(过渡电压)由DPS的电路特性、与器件电源线连接的负载决定。具体而言，存在从DPS至DUT的器件电源线连接大电容负载的结构和不连接大电容负载的结构。若在连接大电容负载的结构中使DPS的由无源元件构成的相位补偿电路最优化，则在不连接大电容负载的情况下DPS的输出电压的上升波形劣化，例如产生过冲(overshoot)。如上述那样输出电压的上升波形劣化时，由于输出电压不单调地增加而DUT发生错误动作或者上升波形中产生过大的过冲的情况下，存在对DUT施与应力(stress)的问题。作为对应这样的问题的技术，专利文献1中提出了从检测器的电源对半导体晶片的半导体元件施加电压时以阶梯状施加电压的技术。r>现有技术文献专利文献1专利文献1：日本实开平3-17581号公报(日本实愿平1-78138号的缩微胶卷)
技术实现思路
专利技术要解决的技术问题本专利技术提供一种技术，其能够不伴随电路的改变，而抑制对DUT施加的输出电压的上升波形的劣化，在短时间内达到设定电压值。用于解决技术问题的技术方案本专利技术的一个方式的实施方式的电压施加装置在对形成于基片上的多个被检查器件检查电特性的检测器中，对所述被检查器件施加电压，所述电压施加装置具有电压设定部，所述电压设定部在被赋予了包含设定电压值的规定的设定条件时，设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，基于由所述电压设定部设定的所述过渡电压设定参数，输出具有所述阶梯状的过渡电压波形的输出电压，将从所述器件电源输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，由所述电压设定部设定的所述各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。专利技术效果依照本专利技术，能够不伴随电路的改变，而抑制对DUT施加的输出电压的上升波形的劣化，在短时间内达到设定电压值。附图说明图1是表示本专利技术的一实施方式的使用器件电源的检查装置的一例的概略构成的截面图。图2是表示图1的检查装置的控制部的硬件构成的截面图。图3是表示本专利技术的一实施方式的器件电源的框图。图4是表示形成输出电压的上升波形的方法的流程图。图5是示意地表示通过图4的形成输出电压的上升波形的方法而形成的输出电压的过渡电压波形的一例的图。图6是表示通常的二阶延迟系统的阶梯响应输出的曲线的图。图7是表示分别输出0.5V、0.2V、0.15V、0.1V、0.05V的电压的情况下的二阶延迟系统的阶梯响应的图。图8是表示输出1V的电压的情况和输出使阶梯电压为0.5V→0.2V→0.15V→0.1V→0.05V的阶梯状的过渡电压波形的情况下的二阶延迟系统的阶梯响应的图。图9是表示从DPS输出1V的电压，在DUT端产生较大的过冲的条件下，实际上使从DPS输出的过渡电压波形为使阶梯电压按0.5V→0.2V→0.15V→0.1V→0.05V变化的5个阶梯，将各阶梯的阶梯时间设定为与从上升时间Tr的终点开始至超调点Tp之间对应的时间而输出的过渡电压波形的图。图10是表示输出图9的过渡电压波形时实际的DUT端的响应波形的照片。具体实施方式以下，参照附图，详细说明实施方式。<检查装置>图1是表示一实施方式的使用器件电源的检查装置的一例的概略构成的截面图。在图1中，检查装置1包括探测器2和检测器3。探测器2是使进行检查信号的收发的探针与形成于晶片W的多个DUT接触的部分。另外，检测器3是勇于对晶片W的各DUT发送电信号，并且接收来自DUT的响应信号进行晶片W上的DUT的电特性检查的部分。探测器2包括装载部11、检查室12、载置台13、保持件14、探针卡15、对准机构16、探测器控制部17。装载部11载置收纳多个晶片W的容器即FOUP10，具有输送晶片W的输送装置(未图示)。在检查室12中，进行晶片W的检查。载置台13具有在检查室12内载置晶片W，使晶片W在X、Y、Z和θ方向上移动的驱动部(未图示)。保持件14配置在载置台13的上方，支承探针卡15。探针卡15包括支承基片15a和多个探针(接触件)15b。探针卡15通过弹性销(pogopin)与具有多个连接端子的连接环21连接，并且通过转接板(性能板)22与检测器3连接。对准机构16进行多个探针15b与形成于晶片W的多个DUT的电极垫(未图示)的位置对准。探测器控制部17是用于控制探测器2的各构成部的部分。检测器3包括检测器主体31和检测器控制部32。检测器主体31包括：器件电源(DPS)33，其是对晶片W的DUT施加电压的电压施加装置；以及用于进行DUT的检测所需要的电路和电容器等部件(未图示)。检测器控制部32控制检测器3的各构成部。在本实施方式中，尤其是，DPS33的控制有特征，具有作为DPS33的一部分发挥作用的电压设定部41。检测器控制部32典型地是计算机。图2表示图1所示的检测器控制部32的硬件构成的一例。检测器控制部32包括主控制部101、键盘、鼠标等输入装置102、打印机等输出装置103、显示装置104、存储装置105、外部接口106、和将它们彼此连接的总线107。主控制部101包括CPU(中央处理装置)111、RAM(随机存取存储器)112和ROM(只读存储)113。存储装置105进行对计算机可读取的存储介质的信息的记录和读取。作为存储介质，例如能够举出硬盘、光盘、闪存这样的半导体存储器等。存储介质除了存储用于进行本实施方式的检查方法的方案等之外，还作为后述的用于设定在DPS33的电压设定部中设定的对DUT的施加电压的数据库发挥作用。<器件电源>接着，说明作为电压施加装置的器件电源33。图3是表示本专利技术的一实施方式的器件电源的框图。如图3所示，DPS33包括DPS主体40和构成检测器控制部32的一部分的电压设定部41。DPS主体40包本文档来自技高网...

【技术保护点】
1.一种电压施加装置，其在对形成于基片上的多个被检查器件检查电特性的检测器中，对所述被检查器件施加电压，所述电压施加装置的特征在于：/n所述电压施加装置具有电压设定部，在被赋予了包含设定电压值的规定的设定条件时，所述电压设定部设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，/n基于由所述电压设定部设定的所述过渡电压设定参数，输出具有所述阶梯状的过渡电压波形的输出电压，/n将从所述器件电源输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，/n由所述电压设定部设定的所述各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。/n

【技术特征摘要】
【国外来华专利技术】20170912 JP 2017-1747001.一种电压施加装置，其在对形成于基片上的多个被检查器件检查电特性的检测器中，对所述被检查器件施加电压，所述电压施加装置的特征在于：
所述电压施加装置具有电压设定部，在被赋予了包含设定电压值的规定的设定条件时，所述电压设定部设定作为过渡电压设定参数的过渡阶梯数、阶梯时间、阶梯电压，以能够形成适合于所述规定的设定条件的、具有多个过渡阶梯的阶梯状的过渡电压波形，
基于由所述电压设定部设定的所述过渡电压设定参数，输出具有所述阶梯状的过渡电压波形的输出电压，
将从所述器件电源输出的输出电压阶梯地输入到与所述电压施加装置连接的所述被检查器件时的响应，是对设定电压产生过冲的2阶以上的高阶延迟系统，
由所述电压设定部设定的所述各过渡阶梯的所述阶梯时间的终点，被设定成所述高阶延迟系统的阶梯响应曲线中的从上升时间的终点至超调时间之间的时间。


2.如权利要求1所述的电压施加装置，其特征在于：
还包括数模转换器和输出电路，由所述电压设定部设定的所述过渡电设定参数的信号经所述数模转换器和所述输出电路作为具有所述阶梯状的过渡电压波形的输出电压被输出。


3.如权利要求1或2所述的电压施加装置，其特征在于：
所述过渡电压波形形成为所述过渡阶梯的所述阶梯电压随着所述过渡阶梯进展而变小。


4.如权利要求1至3中任一项所述的电压施加装置，其特征在于：
所述电压设定部与包含设定电压值的多个设定条件对应地，从存储有多个作为所述过渡电压设定参数的所述过渡阶梯数、所述阶梯时间、所述阶...

【专利技术属性】
技术研发人员：石井滋树，杉山克昌，成川健一，品川衡二，名仓卓身，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP