编码器及相关的编码方法与闪存技术

本发明专利技术公开了一种设置在闪存中的编码器，其包括有桶式移位器模块、反矩阵计算电路以及计算电路。所述桶式移位器模块将多个数据区块进行处理以产生包括第一部分、第二部分以及第三部分的多个局部校验码区块；所述反矩阵计算电路用以对所述第一部分进行反矩阵运算以产生第一部分的校验码区块；所述计算电路用以根据所述第一部分的校验码区块来对所述第二部分以及所述第三部分进行反矩阵运算，以产生第二、第三部分的校验码区块；所述第一、第二、第三部分的校验码区块是作为所述编码器针对所述多个数据区块所产生的多个校验码区块。本发明专利技术通过将局部校验码区块分为三个部分来进行操作，可降低编码器中的循环卷积计算所需的硬件，故可节省成本。

【技术实现步骤摘要】
编码器及相关的编码方法与闪存
本专利技术关于编码器，尤指一种应用在闪存中的编码器。
技术介绍
在一般的编码器中，会具有一个校验码检查矩阵，以供编码器检查所产生出来的校验码是否正确。举例来说，编码器在对数据进行编码以产生校验码之后，会将数据与校验码和此校验码检查矩阵进行相乘，而若是相乘结果等于“0”则判断编码正确；而若是相乘结果不等于“0”则判断编码错误。因应此校验码检查矩阵，编码器会具有一相对应的校验码产生矩阵以供产生适合的校验码，然而，在某些情况下，校验码产生矩阵可能无法被找到，因此编码器会需要进行多个矩阵乘法操作及/或补偿/调整操作，以产生类似使用校验码产生矩阵所产生的校验码，因此会增加编码器的复杂度。特别地，上述多个矩阵乘法操作通常会包括循环卷积计算，因此更会大幅增加编码器的硬件成本。
技术实现思路
因此，本专利技术的目的的一在于公开一种编码器，其可以降低编码器中的循环卷积计算所需要的硬件，以避免现有技术中所述的硬件成本大幅增加的情形。在本专利技术的一个实施例中，公开了一种应用在一闪存中的编码器，其包括有一桶式本文档来自技高网...

【技术保护点】
1.一种设置在一闪存中的编码器，其特征在于，包括有：/n一桶式移位器模块，用以将多个数据区块进行处理以产生多个局部校验码区块，其中所述多个局部校验码区块包括了一第一部分、一第二部分以及一第三部分；/n一第一反矩阵计算电路，耦接于所述桶式移位器模块，用以对所述第一部分进行反矩阵运算以产生一第一部分的校验码区块；以及/n一计算电路，耦接于所述桶式移位器模块以及所述调整电路，用以根据所述第一部分的校验码区块来对所述第二部分以及所述第三部分进行反矩阵运算，以产生一第二部分的校验码区块以及一第三部分的校验码区块；/n其中所述第一部分的校验码区块、所述第二部分的校验码区块以及所述第三部分的校验码区块是作为...

【技术特征摘要】
20181012 TW 1071360091.一种设置在一闪存中的编码器，其特征在于，包括有：
一桶式移位器模块，用以将多个数据区块进行处理以产生多个局部校验码区块，其中所述多个局部校验码区块包括了一第一部分、一第二部分以及一第三部分；
一第一反矩阵计算电路，耦接于所述桶式移位器模块，用以对所述第一部分进行反矩阵运算以产生一第一部分的校验码区块；以及
一计算电路，耦接于所述桶式移位器模块以及所述调整电路，用以根据所述第一部分的校验码区块来对所述第二部分以及所述第三部分进行反矩阵运算，以产生一第二部分的校验码区块以及一第三部分的校验码区块；
其中所述第一部分的校验码区块、所述第二部分的校验码区块以及所述第三部分的校验码区块是作为所述编码器针对所述多个数据区块所产生的多个校验码区块，且所述多个数据区块以及所述多个校验码区块是被写入至一闪存中。


2.如权利要求1所述的编码器，其特征在于，所述计算电路包括有：
一第一调整电路，耦接于所述第一反矩阵计算电路，用以根据所述第一部分的校验码区块来调整所述多个局部校验码区块的所述第三部分以产生一调整后第三部分；
一第二反矩阵计算电路，耦接于所述第一调整电路，用以对所述调整后第三部分进行反矩阵运算以产生一第一运算结果；
一第二调整电路，耦接于所述桶式移位器模块、所述第一反矩阵计算电路以及所述第二反矩阵计算电路，用以根据所述第一部分的校验码区块以及所述第一运算结果来调整所述多个局部校验码区块的所述第二部分以产生一调整后第二部分；
一第三反矩阵计算电路，耦接于所述第二调整电路，用以对所述调整后第二部分进行反矩阵运算以产生一第二部分的校验码区块；以及
另一计算电路，耦接于所述第二反矩阵计算电路以及第三反矩阵计算电路，用以根据所述第一运算结果以及所述第二部分的校验码区块以产生一第三部分的校验码区块。


3.如权利要求2所述的编码器，其特征在于，所述第一部分的校验码区块包括了a个区块，所述多个局部校验码区块的所述第三部分包括了b个局部校验码区块，且所述编码器还包括有：
另一桶式移位器模块，耦接于所述第一反矩阵计算电路以及所述第一调整电路，用以对所述第一部分的校验码区块进行处理以产生b个处理后区块；
其中所述第一调整电路将b个处理后区块与所述b个局部校验码区块相加以产生所述调整后第三部分。


4.如权利要求2所述的编码器，其特征在于，所述第一部分的校验码区块包括了a个区块，所述第一运算结果包括了b个区块，所述多个局部校验码区块的所述第三部分包括了s个局部校验码区块，且所述编码器还包括有：
另一桶式移位器模块，用以对所述第一部分的校验码区块进行处理以产生s个第一处理后区块，并对所述第一运算结果进行处理以产生s个第二处理后区块；
其中所述第二调整电路将所述s个第一处理后区块、所述s个第二处理后区块以及所述s个局部校验码区块相加以产生所述调整后第二部分。


5.如权利要求2所述的编码器，其特征在于，所述另一计算电路包括有：
一第四反矩阵计算电路，耦接于所述第三反矩阵计算电路，用以根据第二部分的校验码区块进行反矩阵计算以产生一第二运算结果；
一第三调整电路，耦接于所述第二反矩阵计算电路以及所述第四反矩阵计算电路，用以根据所述第一运算结果以及所述第二运算结果以产生所述第三部分的校验码区块。


6.如权利要求5所述的编码器，其特征在于，所述第二部分的校验码区块包括了s个区块，第一运算结果包括了b个区块，且所述编码器还包括有：
另一桶式移位器模块，耦接于所述第三反矩阵计算电路，用以对所述所述第二部分的校验码区块进行处理以产生b个处理后区块；
其中所述第三调整电路将b个处理后区块与所述b个区块相加以产生所述第三部分的校验码区块。


7.如权利要求1所述的编码器，其特征在于，所述闪存中的一低密度奇偶检查码编码电路。


8.一种闪存，所述闪存是用来存取一闪存模块，所述闪存的特征在于，包括有：
一存储器，用来存储一程序代码；
一微处理器，用来执行所述程序代码以控制对所述闪存模块的存取；以及
一编码器，包括有：
一桶式移位器模块，用以将多个数据区块进行处理以产生多个局部校验码区块，其中所述多个局部校验码区块包括了一第一部分、一第二部分以及一第三部分；
一第一反矩阵计算电路，耦接于所述桶式移位器模块，用以对所述第一部分进行反矩阵运算以产生一第一部分的校验码区块；以及
一计算电路，耦接于所述桶式移位器模块以及所述调整电路，用以根据所述第一部分的校验码区块来对所述第二部分以及所述第三部分进行反矩阵运算，以产生一第二部分的校验码区块以及一第三部分的校验码区块；
其中所述第一部分的校验码区块、所述第二部分的校验码区块以及所述第三部分的校验码区块是作为所述编码器针对所述多个数据区块所产生的多个校验码区块，且所述多个数据区块以及所述多个校验码区块是被写入至所述闪存模块中。

【专利技术属性】
技术研发人员：郭轩豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71