一种I型三电平驱动时序保护电路制造技术

本发明专利技术公开了一种I型三电平驱动时序保护电路，包括：时序保证电路，用于控制I型三电平电路中内管关闭延时的关断延时保护电路，以及用于控制I型三电平电路中外管开通延时的开通延时保护电路；本发明专利技术电路能够兼顾到三电平时序要求和驱动器件、功率器件开通关断延时的时间差和不确定性，实现系统的可靠稳定工作。

A type I three-level drive sequential protection circuit

【技术实现步骤摘要】
一种I型三电平驱动时序保护电路
本专利技术涉及I型三电平拓扑
，尤其涉及一种I型三电平驱动时序保护电路。
技术介绍
本部分的陈述仅仅是提供了与本专利技术相关的
技术介绍
信息，不必然构成在先技术。近年内随着工业规模的扩张，高压大功率逆变器的需求也越来越大，并且电力部门对电能质量有了更高的要求。与传统两电平拓扑结构相比，I型三电平拓扑结构具有输出波形更接近于正弦波，每个功率器件所承受的关断电压仅为直流侧母线电压的一半，具有输出容量大、电压高、电流谐波含量小、损耗低等优点，使得三电平结构在高压大功率逆变器领域得到了越来越广泛的应用。但在实际使用中，由于I型三电平拓扑结构中的功率器件是串联工作的，承受半母线电压，即功率器件只承受系统电压的一半，在此种情况下，驱动时序就极为重要。一旦发生驱动时序错误，极有可能导致功率器件过压损坏，从而造成故障炸机等严重后果。目前针对I型三电平电路的驱动电路都没有考虑驱动时序方面的保护。
技术实现思路
为了解决上述问题，本专利技术公开了一种I型三电平驱动时序保护电路，兼顾到三电平时序要求和驱动器件、功率器件开通关断延时的时间差和不确定性，实现系统稳定。在一些实施方式中，采用如下技术方案：一种I型三电平驱动时序保护电路，包括：时序保证电路，用于控制I型三电平电路中内管关闭延时的关断延时保护电路，以及用于控制I型三电平电路中外管开通延时的开通延时保护电路；所述时序保证电路包括：与门和或门；所述与门的第一输入端连接外管输入信号，所述或门的第一输入端连接内管输入信号；所述与门的第二输入端串接开通延时保护电路后连接到或门的第一输入端；所述或门的第二输入端串接关闭延时保护电路后连接到与门的输出端；所述与门的输出为外管输出信号，所述或门的输出为内管输出信号。进一步地，所述开通延时保护电路包括：电阻R1和电容C1，所述电阻R1串接在所述与门的第二输入端和或门的第一输入端之间，所述电容C1一端与电阻R1的一端连接，另一端接地。进一步地，在所述电阻R1的两端并联二极管D1。进一步地，所述关闭延时保护电路结构与开通延时保护电路结构相同。在另一些实施方式中，采用如下技术方案：一种I型三电平电路，采用上述的I型三电平驱动时序保护电路。在另一些实施方式中，采用如下技术方案：一种I型三电平逆变器，采用上述的I型三电平驱动时序保护电路。与现有技术相比，本专利技术的有益效果是：1)本专利技术提供一种基于硬件的用于I型三电平的驱动时序保护电路，兼顾到三电平时序要求和驱动器件、功率器件开通关断延时的时间差和不确定性，实现系统稳定。2)电路仅由逻辑门和电阻、电容器等元件组成，结构简单，可靠性高。附图说明图1为本专利技术实施例一中I型三电平电路的结构示意图；图2为本专利技术实施例一中I型三电平驱动时序保护电路的结构示意图；具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本专利技术使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。实施例一图1给出了一种I型三电平电路的结构示意图，其中，开关管G1和G2为一组，开关管G1是外管，开关管G2是内管；开关管G3和G4为一组，开关管G4是外管，开关管G3是内管。当然，本领域技术人员也可以根据需要选择其他的I型三电平电路形式。即，本实施例公开的I型三电平驱动时序保护电路适用于任何形式的I型三电平电路结构。在一个或多个实施方式中，公开了一种I型三电平驱动时序保护电路，包括：时序保证电路和延时保护电路；其中，时序保证电路控制IGBT的开通和关断，防止外管开通时内管关断；延时保护电路包括开通延时保护电路和关断延时保护电路，开通延时保护电路用于实现外管的开通延时，关断延时保护电路用于实现内管的关闭延时。具体地，参照图2，时序保证电路包括：一个与门和一个或门，为使小幅值干扰不产生影响，从而避免误动作的发生，与门和或门均选用施密特触发器以提高抗干扰能力。与门的第一输入端连接外管输入信号IN1，或门的第一输入端连接内管输入信号IN2；与门的第二输入端串接开通延时保护电路后连接到或门的第一输入端；或门的第二输入端串接关闭延时保护电路后连接到与门的输出端；与门的输出为外管输出信号OUT1，或门的输出为内管输出信号OUT2。本实施例中，外管输入信号和内管输入信号是时序保证电路输入的驱动信号，该输入信号直接来自于控制器发出的驱动信号。外管输出信号和内管输出信号是时序保证电路输出的驱动信号，是经过驱动时序保证电路严格的逻辑保证之后的驱动信号，该信号作为后面功率器件的实际驱动信号。I型三电平电路的驱动时序要求：一组功率管中外管开通的时候，内管不能关断，也就是说外管开通，内管关断是非法逻辑。考虑到驱动信号和功率器件开通关断延时的时差和不确定性，需要增加内管关闭延时和外管开通延时。本实施例中，开通延时保护电路结构包括：电阻R1和电容C1，电阻R1串接在与门的第二输入端和或门的第一输入端之间，电容C1一端与电阻R1的一端连接，另一端接地。在电阻R1的两端并联二极管D1，起到单相逻辑延时的作用。当然，除了电阻和电容的组合之外，本领域技术人员也可以选用其他结构形式，比如：定时器和CPLD等器件，或者根据需要选择其他类型的器件。本实施例中，定义高电平为开通，用“1”表示；低电平为关断，用“0”表示。考虑到驱动信号和功率器件开通关断延时的时差和不确定性，需要增加内管关闭延时和外管开通延时。如图2所示，开通延时保护电路接到输入信号IN2和与门输入端之间，控制外管开通延时；关断延时保护电路接到输出信号OUT1和或门输入端之间，控制内管关断延时。本实施例I型三电平驱动时序保护电路的静态逻辑时序如下：当输入信号IN1,IN2分别为0,0；0,1；1,1时，输出信号OUT1,OUT2仍为0,0；0,1；1,1。当输入信号IN1,IN2分别为1,0时，输出信号OUT1,OUT2则变为0,0。从而实现外管开通时内管不关断。I型三电平驱动时序保护电路的动态逻辑时序如下：当输入信号IN1、IN2从1,0变为1,1时，输出信号OUT1立即变为1，但由于R1、C1的作用，首先向电容充电，输出信号OUT1经过一段延迟时间后，在从0变为1，实现外管开通延时。当输入信号IN1、IN2从1,1变为1,0时，输出信号OUT1立即变为0，但由于R2、C2的作用，首先进行电容放电，输出信号OUT2经过一本文档来自技高网...

【技术保护点】
1.一种I型三电平驱动时序保护电路，其特征在于，包括：时序保证电路，用于控制I型三电平电路中内管关闭延时的关断延时保护电路，以及用于控制I型三电平电路中外管开通延时的开通延时保护电路；/n所述时序保证电路包括：与门和或门；所述与门的第一输入端连接外管输入信号，所述或门的第一输入端连接内管输入信号；所述与门的第二输入端串接开通延时保护电路后连接到或门的第一输入端；所述或门的第二输入端串接关闭延时保护电路后连接到与门的输出端；/n所述与门的输出为外管输出信号，所述或门的输出为内管输出信号。/n

【技术特征摘要】
1.一种I型三电平驱动时序保护电路，其特征在于，包括：时序保证电路，用于控制I型三电平电路中内管关闭延时的关断延时保护电路，以及用于控制I型三电平电路中外管开通延时的开通延时保护电路；
所述时序保证电路包括：与门和或门；所述与门的第一输入端连接外管输入信号，所述或门的第一输入端连接内管输入信号；所述与门的第二输入端串接开通延时保护电路后连接到或门的第一输入端；所述或门的第二输入端串接关闭延时保护电路后连接到与门的输出端；
所述与门的输出为外管输出信号，所述或门的输出为内管输出信号。


2.如权利要求1所述的一种I型三电平驱动时序保护电路，其特征在于，所述开通延时保护电路包括：电阻R1和电...

【专利技术属性】
技术研发人员：焦锡元，王德涛，鞠洪兵，姜东岳，张同星，张金斗，
申请(专利权)人：山东华天电气有限公司，山东山大华天科技集团股份有限公司，
类型：发明
国别省市：山东;37