具有离散增益之电压时间转换器制造技术

本发明专利技术属于集成电路技术领域，具体为具有离散增益之电压时间转换器。本发明专利技术的电压时间转换器的核心架构包括动态时间放大器、校正码生成电路、增益校正电路以及反相器；电压时间转换器基本可以实现高线性度且低功耗的特性，其主要根据输入电压的信号产生两条不同大小的电流，使得负载电容以两个不同的速率放电至地，而当放电电压小于反相器的门槛电压后，反相器由0变为1，两反相器输出之间的相位差即为转换后的时间差；增益校正电路根据校正码生成电路的输出打开或关闭调节两输入电压产生的电流大小，扩大增益可调整的范围并减少固定延时的产生，使电压时间转换器得增益保持稳定，且提高电路的转换速率。

Voltage time converter with discrete gain

【技术实现步骤摘要】
具有离散增益之电压时间转换器
本专利技术属于集成电路
，具体为具有离散增益之电压时间转换器。
技术介绍
随着工艺的越来越先进，使得电源电压可以降低以或得更低功耗的设计，但低电源电压也使得一些模拟电路的性能受到影响。举例来说，传统的闪存模拟数字转换器其量程(fullscale)的范围由电源电压决定，因此如果要实现一个高精度的模拟数字转换器，其电压分辨率可能会到μ量级或更小，导致对于比较器设计的要求变高，否则电压分辨率被比较器的偏差电压淹没。目前许多时间域信号处理电路，例如时间数字转换器，利用于解决上述的问题。举例来说，传统的闪存时间数字转换器的量程范围和操作频率有关，而时间数字转换器的精度主要由延时链中的最小延时决定，而随着工艺进步，晶体管中的延时变小，于是使用不同工艺但相同位数的时间数字转换器，其精度可以做的越来越好。因此闪存时间数字转换器可以实现更高精度的性能。此外，时间域信号处理电路可以使用数字电路来实现，以降低功率消耗。为了获得时间域信号处理带来的好处，一些设计使用电压时间转换器将处理信号转换到时间域做处理。在文献[1]提出的应用于基于时间域的模拟数字转换器的高线性度电压时间转换器，主要在动态放大器的基础上加入了一对输入差动对调整增益，但使用该差动对增益误差的改善程度有限，且增益对于差动对输入电压的漂移有很大的影响。文献[2]提出一种基于采样的电压时间转换器，其运作原理也是使用电容充放电的方式将电压信号转换为时间信号，和一般传统的动态放大器不同，电路中设计一条额外的路径来决定电容是否放电至地，此电路为有静态电流得产生，因此整体电路消耗功率较大。因在电压转换为时间信号的过程中会在输出端产生一个固定的延时，所以如果要避免延时的产生，则需要产生一个相对大的电流，但也代表电流随着输入信号变化而变化的程度也会变大，因此本专利技术基于动态放大器组成的时间电压转换器，来提出一种增益校正电路，以离散增益校正方式提高增益可校正的范围。此外，增益校正电路使用数字控制位进行校正，因此可以进行一些简单的计算得到数字增益误差后直接数入至增益校正电路中，以简化增益校正的电路复杂度。参考文献[1]K.Ohhata,"A2.3-mV,1-GHz,8-BitFullyTime-BasedTwo-StepADCUsingaHigh-LinearityDynamicVTC,"inIEEEJournalofSolid-StateCircuits,vol.54,no.7,pp.2038-2048,April2019.[2]P.Osheroff,G.S.LaRue,andS.Gupta,"AHighlyLinear4GS/sUncalibratedVoltage-to-TimeConverterwithWideInputRange,"2016IEEEInternationalSymposiumonCircuitsandSystems(ISCAS),Montreal,Canada,2016,pp.57-60.。
技术实现思路
为克服上述现有技术的缺点，本专利技术提供一种具有离散增益之电压时间转换器。本专利技术提供的一种具有离散增益之电压时间转换器，由传统的动态放大器、增益校正电路、反相器、负载电容(CL)以及校正码生成电路(CCG)组成；其电路结构如图1所示。其中，动态放大器由3个N型晶体管(MN1-MN3)和两个P型晶体管(MP1-MP2)组成；增益校正电路(Gaincalibration)以及校正码生成电路(CCG)依序连接；增益校正电路由4个N型晶体管(NM4-NM7)依序连接组成，而校正码生成电路由温度码-二进制码转换电路(T2B)、找出最大值和最小值电路(max、min)电路以及加法器组成；当控制信号(CKP)为0时，负载电容(CL)被充电到VDD，当控制信号(CKP)为1时，根据两输入电压的信号产生两条不同大小的电流，使得两个负载电容(CL)会以不同速率从VDD放电至地，最后当放电的电压小于反相器的门槛电压时，反相器输出由0转变至1，两个反相器输出时间信号的相位差即为放大的时间信号。其中加入增益校正电路(Gaincalibration)产生离散增益，来稳定本专利技术的电压时间转换器之增益。本专利技术中，具有离散增益之电压时间转换器，它主要是藉由电压-时间转换的方式来实现一个放大的效果，因此两输入电压的电压差，经过电压时间转换器后会得到一个对应的时间差。根据电容充放电的特性，当输入的电压差值越小时，输出的时间差会和输入呈现一个稳定增益的放大，因此可以得到一个高线性度的电压时间转换器。具体的，本专利技术提供的具有离散增益之电压时间转换器，由于动态放大器中使用一个控制信号(CKP)去决定负载电容(CL)是否充放电，因此只有在控制信号为1时，才产生电流放电至地，所以可以节省静态功率的消耗。本专利技术中，所述的增益校正电路，主要由四个N型晶体管依次连接组成，当输入电压产生的电流过大或过小时，增益校正电路会根据校正码生成电路(CCG)的输出(Cali[3:0])打开或关闭四个N型晶体管产生两输入电压产生的电流大小，以维持稳定的转换增益。此外在进行电压时间转换过程中，对于输出的时间信号会产生一个固定的延时，而导致电路的转换速度下降。因此如果需要降低固定的延时，则随着输入电压变化而产生的电流变化也会变大，而导致增益校正的范围变大，于是使用本专利技术的增益校正电路所产生的离散增益，虽然离散增益的精度随着使用的晶体管数量增加而变高，但可扩展增益校正的范围并减少固定延时的产生，以提高转换速率。具体的，所述的校正码生成电路，它产生数字控制位进行增益校正，得到数字控制位的方法为将时间数字转换器输出转为二进制码，并藉由两电路max和min找出时间数字转换器输出的最大和最小值，其中最小值代表时间数字转换器中的偏差(offset)，并得到其范围(fullrange)的大小，最后将输出范围与理想(ideal)的输出范围，相减得到差值，并输入至增益校正电路中。本专利技术提供的具有离散增益之电压时间转换器，它主要使用在混合式时间数字转换器以及时间数字转换器的设计中，以电压-时间转换的过程带来的优势，达到一些性能上的提生。举例来说，混合式时间数字转换器架构由仿真时间转换器、上述的电压时间转换器以及时间数字转换器组成；架构中的模拟数字转换器主要为逐次逼近式模拟数字转换器，而时间数字转换器的架构为快闪时间数字架构，当输入电压信号进入模拟数字转换器进行量第一次量化后，余量电压的误差藉由电压时间转换器转成时间信号输入至时间数字转换器进行第二次量化，此架构可以实现高精度的特性，但其线性度由电压时间转换器限制，因此本专利技术的电压时间转换器藉由校正码生成电路的设计，来实现增益校正，进一步提升混合式时间数字转换器的线性度。本专利技术的技术效果为，该具有离散增益之电压时间转换器藉由电压-时间转换来达到一个放大的效果，以动态放大器为基础的电压时间转换器由于使用电容充放电的方式得到时间信号，因此可以实现高精度以及低功耗的特性。增益校正电路以离散增益的方式，并利用本文档来自技高网...

【技术保护点】
1. 一种具有离散增益之电压时间转换器，其特征在于，由动态放大器、增益校正电路、反相器、负载电容(C

【技术特征摘要】
1.一种具有离散增益之电压时间转换器，其特征在于，由动态放大器、增益校正电路、反相器、负载电容(CL)以及校正码生成电路(CCG)组成；其中，动态放大器由3个N型晶体管(MN1-MN3)和两个P型晶体管(MP1-MP2)组成；增益校正电路以及校正码生成电路(CCG)依序连接；增益校正电路由4个N型晶体管(NM4-NM7)依序连接组成，校正码生成电路由温度码-二进制码转换电路(T2B)、找出最大值和最小值电路电路以及加法器组成；当控制信号(CKP)为0时，负载电容(CL)被充电到VDD；当控制信号(CKP)为1时，根据两输入电压的信号产生两条不同大小的电流，使得两个负载电容(CL)以不同速率从VDD放电至地；最后当放电的电压小于反相器的门槛电压时，反相器输出由0转变至1，两个反相器输出时间信号的相位差即为放大的时间信号；加入的增益校正电路用于产生离散增益，以稳定电压时间转换器之增益。


2.根据权利要求1所述的电压时间转换器，其特征在于，主要藉由电压-时间转换的方式来实现一个放大的效果；两输入电压的电压差，经过电压时间转换器后得到一个对应的时间差；根据电容充放电的特性，当输入的电压差值越小时，输出的时间差和输入呈现一个稳定增益的放大。


3.根据权利要求1所述的电压时间转换器，其特征在于，动态放大器中使用一个控制信号(CKP)决定负载电容(CL)是否充放电，在控制信号为1时，产生电流放电至地，以节省静态功率的消耗。


4....

【专利技术属性】
技术研发人员：屠于婷，徐荣金，叶大蔚，史传进，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31