像素结构及显示装置制造方法及图纸

本发明专利技术公开了一种像素结构及显示装置，本发明专利技术所述像素结构如此设计排布，有利于简化数据线的排布设计，同时可降低对驱动电路中补偿电路的依赖，有利于降低驱动电路设计难度，简化制程，节约成本。另外，第一子像素和第二子像素的排布相同，形状也相同，于是可共用一套掩膜版来制作，从而降低掩膜版开模费用，节约成本。

Pixel structure and display device

【技术实现步骤摘要】
像素结构及显示装置
本专利技术涉及显示
，尤其涉及一种像素结构及显示装置。
技术介绍
有机发光二极管显示器(OrganicLightEmittingDiode，OLED)已经成为了当今市场的主流产品，其显示面板具有多个呈矩阵式排列的像素单元，每一像素单元又包括多个子像素，例如每一像素单元包括红(Red，R)、绿(Green，G)、蓝(Blue，B)三种子像素，每个像素单元是通过三种子像素不同组合来显示颜色的。为了改善视觉效果，人们对显示面板的分辨率要求越来越高(即单位英寸中所包含的像素点数越来越多)，这就要求子像素的尺寸越来越小、子像素与子像素间距越来越近。但是，由于阵列基板工艺限制及器件发光寿命要求，子像素尺寸不能无限缩小。为了在子像素尺寸一定的情况下改善显示效果，现有技术中提出了相邻像素公用子像素的排布方式，以减少子像素个数，从而达到以低分辨率模拟高分辨率的效果。目前广泛使用的结构设计中，不管在水平方向还是竖直方向，子像素都存在交替排列，不利于驱动电路设计和软件渲染。
技术实现思路
为了解决上述问题，本专利技术实施例提供了一种像素结构及显示装置，能够有效解决目前子像素交替排布，不利于驱动电路设计的问题。根据本专利技术的一方面，本专利技术实施例提供了一种像素结构，包括：蜂窝单元，被构造成将所述像素结构划分成多个区域，每一所述蜂窝单元为第一正四边形；每一所述蜂窝单元包括：第一子像素，设于所述第一正四边形的顶点；第二子像素，设于所述第一正四边形的中心；以及第三子像素，所述第三子像素位于第二正四边形的边上，其中所述第二正四边形的顶点位于所述第一正四边形每条边中点位置；所述第一子像素所在的行和列均为第一子像素；所述第二子像素所在的行和列均为第二子像素；所述第三子像素所在的行和列均为第三子像素。进一步地，其中所述第一子像素与第二子像素形状相同。进一步地，在所述第二正四边形的每一条边上分别设有两个第三子像素。进一步地，所述第三子像素为矩形。进一步地，所述第三子像素的面积小于所述第一子像素。进一步地，述第一子像素、第二子像素及第三子像素分别为红色子像素、绿色子像素及蓝色子像素。进一步地，每一所述蜂窝单元中所述第一子像素、所述第二子像素及所述第三子像素的数量之比为1:1:8。进一步地，所述第一子像素和所述第二子像素为八边形或圆形。进一步地，每一行或每一列的每个第一子像素所包括的驱动薄膜晶体管的阈值电压及数据信号电压均相同；每一行或每一列的每个第二子像素所包括的驱动薄膜晶体管的阈值电压及数据信号电压均相同；以及每一行或每一列的每个第三子像素所包括的驱动薄膜晶体管的阈值电压及数据信号电压均相同。根据本专利技术的另一方面，本专利技术实施例还提供了一种显示装置，包括上述像素结构。本专利技术的优点在于，本专利技术所述像素结构中的同一列子像素由相同颜色的子像素沿竖直方向排布成直线，同一行子像素由相同颜色的子像素沿水平方向排布成直线，且在由该像素结构所形成的显示面板内，每一行或每一列的每个子像素的驱动薄膜晶体管的阈值电压和数据信号电压一样，有利于简化数据线的排布设计，同时可降低对驱动电路中补偿电路的依赖，有利于降低驱动电路设计难度，简化制程，节约成本。另外第一子像素和第二子像素的排布相同，形状也相同，因此，可共用一套掩膜版来制作，从而降低掩膜版开模费用，节约成本。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为本专利技术实施例所提供的一种像素结构的结构示意图。图2为本专利技术实施例所提供的一种显示装置结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征，在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。如图1所示，为本专利技术实施例所提供的像素结构示意图，包括：蜂窝单元，被构造成将所述像素结构划分成多个区域，每一所述蜂窝单元为第一正四边形10。每一所述蜂窝单元10包括：第一子像素11、第二子像素12及第三子像素13。其中所述第一子像素11设于所述第一正四边形10的顶点。优选的，所述第一子像素11的中心设于所述第一正四边形10的顶点。所述第二子像素12设于所述第一正四边形10的中心。优选的，所述第二子像素12的中心设于所述第一正四边形10的中心。所述第三子像素13位于第二正四边形20的边上。优选地，在所述第二正四边形20的每一条边上分别设有两个第三子像素13。所述第三子像素13的面积小于所述第一子像素11。在一个实施例中，所述第三子像素13的形状为矩形，但不限于此，例如第三子像素13还可以为圆形或五边形等等。其中所述第二正四边形20的顶点位于所述第一正四边形10的每条边的中点位置。优选的，所述第一子像素11与所述第二子像素12的形状相同，且所述第一子像素11与所述第二子像素12的分布也相同。因此，所述第一子像素11和第二子像素12可共用一套掩膜版，从而降低掩膜版开模费用，且节约成本。在一个实施例中，所述第一子像素11和所述第二子像素12为八边形，但不限于此，例如在其他实施例中，所述第一子像素11和所述第二子像素12为圆形。所述第一子像素11所在的行和列均为第一子像素11，所述第二子像素12所在的行和列均为第二子像素12，所述第三子像素13所在的行和列均为第三子像素13。因此，在由该像素结构所形成的显示装置内，每一行或每一列的每个子像素(第一子像素、第二子像素及第三子像素)的驱动薄膜晶体管的阈值电压和数据信号电压一样，如此设计，有利于简化数据线的排布，同时可降低对驱动电路中补偿电路的依赖，从而有利于降低驱动电路设计难度，简化制程，且节约成本。在一个实施例中，所述第一子像素11、第二子像素12及第三子像素13分别为红色子像素、绿色子像素及蓝色子像素，但不限于此，例如所述第一子像素11、第二子像素12及第三子像素13分别为绿色子像素、红色子像素及本文档来自技高网...

【技术保护点】
1.一种像素结构，其特征在于，包括：蜂窝单元，被构造成将所述像素结构划分成多个区域，每一所述蜂窝单元为第一正四边形；每一所述蜂窝单元包括：/n第一子像素，设于所述第一正四边形的顶点；/n第二子像素，设于所述第一正四边形的中心；以及/n第三子像素，所述第三子像素位于第二正四边形的边上，其中所述第二正四边形的顶点位于所述第一正四边形每条边中点位置；/n所述第一子像素所在的行和列均为第一子像素；/n所述第二子像素所在的行和列均为第二子像素；/n所述第三子像素所在的行和列均为第三子像素。/n

【技术特征摘要】
1.一种像素结构，其特征在于，包括：蜂窝单元，被构造成将所述像素结构划分成多个区域，每一所述蜂窝单元为第一正四边形；每一所述蜂窝单元包括：
第一子像素，设于所述第一正四边形的顶点；
第二子像素，设于所述第一正四边形的中心；以及
第三子像素，所述第三子像素位于第二正四边形的边上，其中所述第二正四边形的顶点位于所述第一正四边形每条边中点位置；
所述第一子像素所在的行和列均为第一子像素；
所述第二子像素所在的行和列均为第二子像素；
所述第三子像素所在的行和列均为第三子像素。


2.如权利要求1所述的像素结构，其特征在于，其中所述第一子像素与第二子像素形状相同。


3.如权利要求2所述的像素结构，其特征在于，在所述第二正四边形的每一条边上分别设有两个第三子像素。


4.如权利要求2所述的像素结构，其特征在于，所述第三子像素为矩形。


5.如权利要求2所述的像素结构，其特征在于，...

【专利技术属性】
技术研发人员：彭久红，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北;42