【技术实现步骤摘要】
一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置
本专利技术涉及电子元器件
,尤其涉及一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置。
技术介绍
在电子技术可靠性领域,电子器件的可靠性是电子设备、电子系统等产品可靠性的基础。根据相关的技术规范或技术条件研制可靠性试验装置,是检测电子器件质量和可靠性的必要技术手段。为了保证所设计的太赫兹渡越时间器件能够达到规定的可靠性指标、预报器件的可靠度,就要开展包括半正弦电流脉冲可靠性试验在内的系统性可靠性试验,获得相关的数据,预报所述器件或者应用所述器件的电子系统的可靠度,并为改进器件设计提供依据。最近,电子器件可靠性日益受到重视。如,申请号为2019105972360、名称为“一种基于失效物理的多元Copula功率器件可靠性评价方法”的公开专利技术专利,该专利技术专利基于失效物理理论,从功率器件在实际工况下存在的失效机理和失效物理模型入手,推导多失效机理下功率器件的可靠度表达式,通过对比蒙特卡洛竞争失效的可靠性评价方法,证明多元Copula模型能够考虑各机理间的交叉影响因素,但没有提供任何装置方案。又如,申请号为2019104152557、名称为“一种功率器件可靠性的评估方法、装置以及存储介质”的公开专利技术专利,该专利技术专利从获取待评估的功率器件的属性入手,确定研究因子,建立可靠性评估模型,再评估功率器件的可靠性,但提出的功率器件可靠性评估装置没有给出针对性的电路实施方案。又如,申请号为2019102718832、名称为“一种电子产品可靠性水平预计方法” ...
【技术保护点】
1.一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置,用于待测太赫兹渡越时间器件(DUT)上,其特征在于,包括主控制器、正弦电压信号产生电路、半正弦加热电流脉冲形成电路以及储放能电路;其中,/n所述正弦电压信号产生电路的输入端与所述主控制器的第一端(a1)相连,输出端与所述半正弦加热电流脉冲形成电路的输入端相连,用于接收所述主控制器下发的脉冲信号,并将所述脉冲信号转换成全波正弦电压信号,再送至所述半正弦加热电流脉冲形成电路的输入端;/n所述半正弦加热电流脉冲形成电路的输出端连接所述待测太赫兹渡越时间器件(DUT)的阳极(+);接收所述正弦电压信号产生电路输出的全波正弦电压信号,并将所述全波正弦电压信号转换成半正弦加热电流脉冲,加载于所述待测太赫兹渡越时间器件(DUT)的阳极(+);/n所述储放能电路的第一端(b1)与稳压电源电路相连,第二端(b2)与所述主控制器的第二端(a2)相连,输出端(b3)与所述待测太赫兹渡越时间器件(DUT)的阳极(+)相连;在接收到所述主控制器下发的控制指令后,将所述储放能电路存储的电能转换成半正弦放电电流脉冲,加载于所述待测太赫兹渡越时间器件(DUT)的 ...
【技术特征摘要】
1.一种太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置,用于待测太赫兹渡越时间器件(DUT)上,其特征在于,包括主控制器、正弦电压信号产生电路、半正弦加热电流脉冲形成电路以及储放能电路;其中,
所述正弦电压信号产生电路的输入端与所述主控制器的第一端(a1)相连,输出端与所述半正弦加热电流脉冲形成电路的输入端相连,用于接收所述主控制器下发的脉冲信号,并将所述脉冲信号转换成全波正弦电压信号,再送至所述半正弦加热电流脉冲形成电路的输入端;
所述半正弦加热电流脉冲形成电路的输出端连接所述待测太赫兹渡越时间器件(DUT)的阳极(+);接收所述正弦电压信号产生电路输出的全波正弦电压信号,并将所述全波正弦电压信号转换成半正弦加热电流脉冲,加载于所述待测太赫兹渡越时间器件(DUT)的阳极(+);
所述储放能电路的第一端(b1)与稳压电源电路相连,第二端(b2)与所述主控制器的第二端(a2)相连,输出端(b3)与所述待测太赫兹渡越时间器件(DUT)的阳极(+)相连;在接收到所述主控制器下发的控制指令后,将所述储放能电路存储的电能转换成半正弦放电电流脉冲,加载于所述待测太赫兹渡越时间器件(DUT)的阳极(+);
所述主控制器的第三端(a3)连接所述待测太赫兹渡越时间器件(DUT)的阴极(-),按照控制指令,所述主控制器接收所述半正弦加热电流脉冲或所述半正弦放电电流脉冲通过所述待测太赫兹渡越时间器件(DUT)后的信号,并计算所述待测太赫兹渡越时间器件(DUT)经过半正弦电流脉冲可靠性试验后的状态参数,判定所述待测太赫兹渡越时间器件(DUT)经过半正弦电流脉冲可靠性试验后的状态为正常或异常。
2.如权利要求1所述的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置,其特征在于,所述正弦电压信号产生电路包括第一数/模转换器芯片IC8、第二数/模转换器芯片IC9、第一运算放大器IC1A、第二运算放大器IC1B、第三运算放大器IC2A、第四运算放大器IC2B以及电子开关芯片IC7;其中,
所述第一数/模转换器芯片IC8的第一输入端与所述主控制器第一端(a1)控制的副CPU芯片IC10的第一端相连,所述第一数/模转换器芯片IC8的输出端与所述第三运算放大器IC2A的负输入端相连,所述第三运算放大器IC2A的正输入端接地,所述第三运算放大器IC2A的输出端与所述电子开关芯片IC7的第一输入端(C1)相连;所述第三运算放大器IC2A,把全波正弦电流信号放大并转换成第一全波正弦电压信号,送到所述电子开关芯片IC7的第一输入端;
所述第二数/模转换器芯片IC9的第一输入端与所述主控制器第一端(a1)控制的副CPU芯片IC10的第一端相连,所述第二数/模转换器芯片IC9的输出端与所述第四运算放大器IC2B的负输入端相连,所述第四运算放大器IC2B的正输入端接地,所述第四运算放大器IC2B的输出端与所述电子开关芯片IC7的第二输入端(C2)相连;所述第四运算放大器IC2B,把全波正弦电流信号放大并转换成第二全波正弦电压信号,送给到所述电子开关芯片IC7的第二输入端;
所述第一运算放大器IC1A的正输入端接地,所述第一运算放大器IC1A的负输入端通过电阻R29与所述主控制器的第六端控制的第三数/模转换器芯片IC4的输出端相连,所述第一运算放大器IC1A的输出端与所述电子开关芯片IC7的第三输入端(C3)相连,以及通过电阻R28与所述第一运算放大器IC1A的负输入端相连;所述第一运算放大器IC1A,用于接收来自所述主控制器的第六端控制的第三数/模转换器芯片IC4的信号,经过所述电阻R28与所述第一运算放大器IC1A组成的电压并联负反馈放大器倒相稳压后,送到所述电子开关芯片IC7的第三输入端(C3);
所述第二运算放大器IC1B的正输入端接地,所述第二运算放大器IC1B的负输入端通过电阻R31与所述主控制器的第六端控制的第四数/模转换器芯片IC5的输出端相连,所述第二运算放大器IC1B的输出端与所述电子开关芯片IC7的第四输入端(C4)相连,以及通过电阻R30与所述第二运算放大器IC1B的负输入端相连;所述第二运算放大器IC1B,用于接收来自所述主控制器的第六端控制的第四数/模转换器芯片IC5的信号,经过所述电阻R30与所述第二运算放大器IC1B组成的电压并联负反馈放大器倒相稳压后,送到所述电子开关芯片IC7的第四输入端(C4);
所述电子开关芯片IC7的第五输入端(C5)与所述主控制器第一端(a1)控制的副CPU芯片IC10的第三端相连,所述电子开关芯片IC7的第六输入端(C6)与所述主控制器第五端相连,所述电子开关芯片IC7的第七输出端(C7)与所述半正弦加热电流脉冲形成电路的输入端相连;所述电子开关芯片IC7收到所述主控制器第五端的信号后,输出全波正弦电压信号,送给所述半正弦加热电流脉冲形成电路。
3.如权利要求1所述的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置,其特征在于,所述半正弦加热电流脉冲形成电路包括由第五运算放大器IC3A、第一场效应管TR12、第二场效应管TR11、电阻R50、电阻R32、电阻R13、第一二极管D5、继电器J4构成的半正弦加热电流脉冲形成子电路;其中,
所述第五运算放大器IC3A的正输入端与所述正弦电压信号产生电路的第三输出端相连,所述第五运算放大器IC3A的负输入端通过电阻R23,连接信号测试点,所述第五运算放大器IC3A的输出端通过所述电阻R50与所述第一场效应管TR12的栅极相连;所述第五运算放大器IC3A放大来自所述正弦电压信号产生电路第三输出端的全波正弦电压信号;
所述第一场效应管TR12的栅极通过连接所述电阻R50接收来自所述第五运算放大器IC3A的输出信号,所述第一场效应管TR12的源极相连电阻R23、电阻R24、电阻R25、电阻R26组成的采样子电路,所述第一场效应管TR12的漏极通过所述电阻R32连接所述第二场效应管TR11的源极;所述第一场效应管TR12,在所述全波正弦电压信号的正半周期导通,在负半周期截止,将所述全波正弦电压信号转换成半正弦加热电流脉冲;
所述第二场效应管TR11的栅极与第二内部电压源相连,所述第二场效应管TR11的漏极与所述第一二极管D5的阳极(+)相连;所述第二场效应管TR11导通放大所述半正弦加热电流脉冲;
所述第一二极管D5的阴极(-)通过所述电阻R13、继电器J4连接所述待测太赫兹渡越时间器件(DUT)的阳极(+);所述第一二极管D5、所述继电器J4同时导通,才能把所述半正弦加热电流脉冲送到所述待测太赫兹渡越时间器件(DUT)的阳极(+)。
4.如权利要求3所述的太赫兹渡越时间器件半正弦电流脉冲可靠性试验装置...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。