半导体封装和其制造方法技术

一种半导体封装包含具有表面的衬底，以及在所述第一表面上并且电耦合到所述衬底的导电元件。所述导电元件具有与所述表面形成小于90度的角度的主轴线。

Semiconductor package and its manufacturing method

【技术实现步骤摘要】
半导体封装和其制造方法
本揭露系关于一半导体封装和其制造方法，特别系关于具有共形屏蔽之一半导体封装。
技术介绍
随着操作速度增加和装置大小减小，半导体封装可能遇到电磁屏蔽问题。举例来说，较高时钟速度致使在不同层级之间的更频繁信号转变，并且增加在高频率或短波长下电磁发射的强度。电磁发射可从一个半导体装置辐射到相邻半导体装置。在相邻半导体装置的电磁发射具有高强度的情况下，电磁干扰(EMI)可不利地影响半导体装置的操作。如果电子系统具有高密度分布的半导体装置，那么半导体装置当中的EMI变得甚至更糟糕。与车辆应用、机器到机器应用和佩戴式智能装置应用一起，在高速下操作的装置或模块可在系统和模块之间或个别模块之间实施共形屏蔽。某些比较性共形屏蔽操作使用塑料包封物和导电材料，以及溅镀或喷涂达成分段型屏蔽和电磁屏蔽。用于此类装置的制造程序中的一些具有低产量和高制造成本。
技术实现思路
本公开的一些实施例提供一种半导体封装，其包含具有表面的衬底，以及在所述第一表面上并且电耦合到所述衬底的导电元件。所述导电元件具有与所述表面形成小于90度的角度的主轴线。本公开的一些实施例提供一种半导体封装，其包含衬底，其具有第一表面；导电元件，其在所述第一表面上，所述导电元件具有侧表面；和包封物，其覆盖所述导电元件的所述侧表面。第二表面通过所述导电元件和所述包封物。所述第二表面平行于所述第一表面，且所述第二表面上的所述导电元件的形状为椭圆形。本公开的一些实施例提供一种用于制造半导体封装的方法。所述方法包含提供具有表面的衬底，以及将具有主轴线的导电元件放置在所述衬底的所述表面上。放置所述导电元件包含使用静电力拾取所述导电元件，以及将所述导电元件释放于所述衬底的所述表面上的位置上。附图说明当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各个特征可以不按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。图1A是根据本公开的一些实施例的半导体衬底100上的多个半导体模块区域10、20、30、40、50和60的俯视图。图1B是根据本公开的一些实施例的沿着图1A的多个半导体模块区域中的一个中的平面AA'的横截面图。图2A是根据本公开的一些实施例的在中间制造阶段期间的半导体封装的俯视图。图2B是根据本公开的一些实施例的沿着图2A的半导体封装的平面BB'的横截面图。图3A是根据本公开的一些实施例的在中间制造阶段期间的半导体封装的俯视图。图3B是根据本公开的一些实施例的沿着图3A的半导体封装的平面CC'的横截面图。图4A是根据本公开的一些实施例的半导体封装的横截面图。图4B是根据本公开的一些实施例的沿着图4A的半导体封装的平面DD'的俯视图。图4C是根据本公开的一些实施例的沿着图4A的半导体封装的平面DD'的俯视图。图4D是根据本公开的一些实施例的沿着图4A的半导体封装的平面DD'的俯视图。图5A是根据本公开的一些实施例的半导体封装的横截面图。图5B是根据本公开的一些实施例的半导体封装的横截面图。图6是根据本公开的一些实施例的半导体封装的横截面图。图7A是根据本公开的一些实施例的半导体封装的横截面图，其示出图6的导电元件的顶部的放大。图7B是根据本公开的一些实施例的半导体封装的横截面图，其示出图6的导电元件的顶部的放大。图8A说明根据本公开的一些实施例的用于制造半导体封装的静电(ES)板。图8B说明根据本公开的一些实施例的图8A的静电(ES)板的隔离层的俯视图。图9A说明根据本公开的一些实施例的用于制造半导体封装的静电(ES)板和导电元件。图9B和图9C说明根据本公开的一些实施例的用于制造半导体封装的导电元件的形成。图10A说明根据本公开的一些实施例的用于制造半导体封装的静电(ES)板、导电元件和掩模。图10B说明根据本公开的一些实施例的图10A的掩模的俯视图。图11A说明根据本公开的一些实施例的在回焊操作期间的掩模、导电元件和焊料元件的横截面图。图11B说明根据本公开的一些实施例的掩模、导电元件和焊料元件放置操作的横截面图。图12A是根据本公开的一些实施例的在包封操作之后的半导体封装的横截面图。图12B是根据本公开的一些实施例的在脱除载体操作之后的半导体封装的横截面图。图13A是根据本公开的一些实施例的在薄化操作之后的图12A中的半导体封装的横截面图。图13B是根据本公开的一些实施例的在激光钻孔操作之后的图12B中的半导体封装的横截面图。图14A是根据本公开的一些实施例的在半切割和导电层形成操作之后的图13A中的半导体封装的横截面图。图14B是根据本公开的一些实施例的在半切割和导电层形成操作之后的图13B中的半导体封装的横截面图。图15A是根据本公开的一些实施例的在完整切割和导电层形成操作之后的图14A中的半导体封装的横截面图。图15B是根据本公开的一些实施例的在完整切割和导电层形成操作之后的图14B中的半导体封装的横截面图。具体实施方式以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例。当然，这些只是实例且并不意欲为限制性的。在本公开中，在以下描述中对第一特征形成在第二特征上或上方的叙述可包含第一特征与第二特征直接接触形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开可以在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。下文详细论述本公开的实施例。然而，应了解，本公开提供的许多适用概念可实施在多种具体环境中。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。在某些集成电路(IC)中，连接邻近层中的互连金属线的通孔结构具有从约50微米(μm)到约90μm的直径。通孔结构的直径影响互连件的串联电阻和散热率。在大功率应用IC中，需要减小串联电阻并且提高散热率以便实现更好的装置性能。某些比较性共形屏蔽技术包含使屏蔽层与衬底的边缘处暴露的接地层连接，或通过激光钻孔包封物并在包封物中的钻凿的孔洞中填充导电材料来形成与接地垫连接的导电柱。然而，前一技术涉及将接地层延伸到衬底的边缘，进而占用空间并且占据功能性金属线的覆盖面积，而后一技术必须解决当在包封物中的钻凿的孔洞中填充导电材料时可能形成空隙的问题。本公开提供与衬底上的接地垫连接的导电元件。导电元件可定位于除半导体封装中的衬底的边缘以外的位置处，且可在形成包封物之前安置导电元件，并且因此可省略激光钻孔。某些半导体封装可包含以扇出方式集成在衬底上的有源和无源电子装置。图1A是根据本公开的一些实施例的具有多个半导体模块区域10、20、30、40、50和60的本文档来自技高网...

【技术保护点】
1.一种半导体封装，其包括：/n衬底，其具有表面；和/n导电元件，其在所述表面上并且电耦合到所述衬底，所述导电元件具有与所述表面形成小于90度的角度的主轴线。/n

【技术特征摘要】
20181008 US 16/154,4901.一种半导体封装，其包括：
衬底，其具有表面；和
导电元件，其在所述表面上并且电耦合到所述衬底，所述导电元件具有与所述表面形成小于90度的角度的主轴线。


2.根据权利要求1所述的半导体封装，其中所述角度大于85度并且小于90度。


3.根据权利要求1所述的半导体封装，其另外包括环绕所述导电元件的侧向表面并且覆盖所述衬底的所述表面的包封物。


4.根据权利要求3所述的半导体封装，其另外包括覆盖所述包封物的顶表面和侧壁并且经由所述导电元件电耦合到所述衬底的导电层。


5.根据权利要求3所述的半导体封装，其中所述包封物具有大于所述导电元件的高度的高度。


6.根据权利要求1所述的半导体封装，其中所述导电元件包括两个具有不同长度的导电杆。


7.根据权利要求6所述的半导体封装，其另外包括所述表面上的电子组件，所述导电杆中的一个经由所述电子组件电耦合到所述衬底。


8.根据权利要求1所述的半导体封装，其中所述导电元件沿着所述主轴线逐渐变窄。


9.一种半导体封装，其包括：
衬底，其具有第一表面；
导电元件，其在所述第一表面上，所述导电元件具有侧表面；和
包封物，其覆盖所述导电元件的所述侧表面，
其中第二表面通过所述导电元件和所述包封物，所述第二表面平行于所述第一表面，且所述第二表面上的所述导电元件的形状为椭圆形。


10.根据权利要求9所述的半导体封装，其中所述包封物的顶表面与所述导电元件的顶表面共面。


11.根据权利要求9所述的半导体封装，其另外包括覆盖所述包封...

【专利技术属性】
技术研发人员：陈仁君，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71