一种RISC-V处理器系统的调试验证平台及测试方法技术方案

本发明专利技术提供一种RISC‑V处理器系统的调试验证平台及测试方法，包括处理器软核，所述的处理器软核通过总线模块分别与RAM存储控制模块和UART数据控制模块进行通信；该平台还包括模式控制模块，所述的模式控制模块分别与RAM存储控制模块和UART数据控制模块连接；所述的RAM存储控制模块连接有RAM存储器；用于代码指令存储，程序运行；模式控制模块连接有GPIO接口，用于根据GPIO接口的输入信号，产生控制信号到处理器软核进行系统模式的变换；所述的UART数据控制模块连接有UART接口；用于根据系统模式的变换，控制切换UART接口的模式。

A debugging and verifying platform and testing method of risc-v processor system

【技术实现步骤摘要】
一种RISC-V处理器系统的调试验证平台及测试方法
本专利技术涉及处理器的设计验证
，具体涉及一种RISC-V处理器系统的调试验证平台及测试方法。
技术介绍
FPGA具有可编程的特性，灵活稳定、速度快、效率高，是对ASIC的一种补充，也可作为ASIC的验证平台。RISC-V是一种新颖而先进的指令集，由于其前瞻性，精简性，扩展性和开源的特征，在处理器设计中被广泛采用。处理器的设计验证过程中，操作系统的启动和调试，是必不可少的过程。系统的启动文件需要SD卡或Flash等存储空间，而基于FPGA搭建RISC-V处理器的SoC验证平台，添加SD卡或Flash等相关外设，是一个相对耗时的任务，同时也要求FPGA板卡需要具备SD卡接口，或者具备Flash调试接口以及足够的Flash存储空间，限制条件较多。
技术实现思路
针对RISC-V系统调试过程中SoC验证平台搭建繁琐，板卡要求高的问题，本专利技术提供一种RISC-V处理器系统的调试验证平台及测试方法。本专利技术的技术方案是：一方面，本专利技术技术方案提供一种RISC-V处理器系统的调试验证平台，基于FPGA的RISC-V处理器系统启动SoC验证平台，包括处理器软核，所述的处理器软核通过总线模块分别与RAM存储控制模块和UART数据控制模块进行通信；该平台还包括模式控制模块，所述的模式控制模块分别与RAM存储控制模块和UART数据控制模块连接；所述的RAM存储控制模块连接有RAM存储器；用于代码指令存储，程序运行；模式控制模块连接有GPIO接口，用于根据GPIO接口的输入信号，产生控制信号到处理器软核进行系统模式的变换；所述的UART数据控制模块连接有UART接口；用于根据系统模式的变换，控制切换UART接口的模式。优选地，所述的系统模式包括系统调试模式或者代码更新模式。所述的模式控制模块为GPIO模式控制模块。在FPGA上搭建RISC-V处理器的最小系统，包含RISC-V处理器软核，总线模块挂载RAM存储器和UART接口，通过外部通用GPIO接口实现处理器运行和调试的模式切换，充分利用UART接口作为系统运行的通信接口以及代码更新调试接口，对于RAM存储器中存储的系统启动程序进行更新和测试。优选地，所述的RAM存储控制模块，用于根据GPIO的控制信号对RISC-V处理器的总线模块和UART数据控制模块对RAM存储器的控制权进行切换。优选地，所述的UART数据控制模块，用于根据GPIO的控制模式切换UART接口为系统调试接口或者代码更新接口；在更新模式下，UART数据控制模块包含RAM初始化功能，并控制RAM存储器数据的存储和回读，保证代码更新的顺利进行。优选地，该平台还包括CRC校验模块；所述的CRC校验模块，用于在更新模式下，对UART接口代码更新数据和RAM存储器存储回读数据按字节统计并进行CRC校验。优选地，该平台还包括模式切换指示灯；所述的模式切换指示灯与GPIO模式控制模块连接，用于对切换模式进行指示；优选地，该平台还包括验证指示灯；所述的验证指示灯与CRC校验模块连接，用于对校验结果进行指示。优选地，所述的RAM存储器包括第一存储器和第二存储器；第一存储器和第二存储器分别与RAM存储控制模块连接，用于存储系统启动代码；所述的GPIO接口包括第一GPIO接口和第二GPIO接口。模式控制模块，根据通用GPIO接口，产生控制信号，将系统分为调试或者更新模式。在调试模式下，RISC-V处理器总线正常挂载RAM存储模块和UART接口模块，系统正常运行；在更新模式下，RISC-V处理器处于复位状态，总线对外设的控制权被接管，UART接口作为代码更新接口，实现对RAM存储器中调试代码的替换。RAM存储控制模块，该模块实现了AXI总线接口和存储接口的转换，支持64bits位宽RAM的非字节对齐写操作。根据GPIO的控制使能，对RISC-V处理器总线端和UART更新接口端对RAM的控制权进行灵活切换。UART数据控制模块，根据GPIO的控制模式，切换UART接口为系统调试接口或者代码更新接口。在更新模式下，该模块包含RAM存储器的初始化功能，并能够控制RAM数据的存储和回读，保证代码更新的顺利进行。CRC校验模块，该模块在更新模式下，能够对UART接口代码更新数据和RAM存储器存储回读数据按字节统计并进行CRC校验，当字节数一致并且CRC校验值匹配时，表明代码更新完成且正确。回读的数据同样可以通过UART接口输出。另一方面，本专利技术技术方案提供一种RISC-V处理器系统的调试系统的测试方法，包括如下步骤：RISC-V处理器开始运行，启动代码开始运行；进入系统调试模式，判断若系统运行正常，结束，否则，执行下一步；对启动代码进行优化修改进入系统代码更新模式进行启动代码的更新，代码更新完成后将GPIO置0，将处理器复位状态清除，执行步骤：RISC-V处理器开始运行，启动代码开始运行。优选地，所述的进行启动代码的更新的步骤包括：将GPIO置1，切换UART接口和相应的RAM存储器的控制权，同时设置处理器处于复位状态；刷新相应的RAM存储器空间值为0；将UART接口代码更新写入相应的RAM存储器进行存储；更新完成后对更新的数据进行校验，若校验正确，判断是否有下一个代码文件需要更新，若没有，将GPIO置0将处理器复位状态清除；若有或者若校验不正确，均执行步骤：将GPIO置1，切换UART接口和相应的RAM存储器的控制权，同时设置处理器处于复位状态。从以上技术方案可以看出，本专利技术具有以下优点：本专利技术设计的精简的RISC-V处理器系统平台结构，可快速搭建系统调试平台；通用的UART/GPIO调试接口，简单可复用；硬件资源要求低，适用于通用的FPGA板卡；灵活便利的代码配置方法等，可迅速投入系统测试工作，接口简单，调试灵活性高，适用于通用的FPGA板卡，可提高项目并行度，加快项目进度。此外，本专利技术设计原理可靠，结构简单，具有非常广泛的应用前景。由此可见，本专利技术与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的RISC-V处理器系统的调试验证平台连接框图。图2是本专利技术实施例二提供的RISC-V处理器系统的调试系统的测试方法流程示意图。具体实施方式为了使本
的人员更好地理解本专利技术中的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本本文档来自技高网...

【技术保护点】
1.一种RISC-V处理器系统的调试验证平台，其特征在于包括处理器软核，所述的处理器软核通过总线模块分别与RAM存储控制模块和UART数据控制模块进行通信；/n该平台还包括模式控制模块，所述的模式控制模块分别与RAM存储控制模块和UART数据控制模块连接；/n所述的RAM存储控制模块连接有RAM存储器；用于代码指令存储，程序运行；/n模式控制模块连接有GPIO接口，用于根据GPIO接口的输入信号，产生控制信号到处理器软核进行系统模式的变换；/n所述的UART数据控制模块连接有UART接口；用于根据系统模式的变换，控制切换UART接口的模式。/n

【技术特征摘要】
1.一种RISC-V处理器系统的调试验证平台，其特征在于包括处理器软核，所述的处理器软核通过总线模块分别与RAM存储控制模块和UART数据控制模块进行通信；
该平台还包括模式控制模块，所述的模式控制模块分别与RAM存储控制模块和UART数据控制模块连接；
所述的RAM存储控制模块连接有RAM存储器；用于代码指令存储，程序运行；
模式控制模块连接有GPIO接口，用于根据GPIO接口的输入信号，产生控制信号到处理器软核进行系统模式的变换；
所述的UART数据控制模块连接有UART接口；用于根据系统模式的变换，控制切换UART接口的模式。


2.根据权利要求1所述的一种RISC-V处理器系统的调试验证平台，其特征在于所述的系统模式包括系统调试模式或者代码更新模式。
所述的模式控制模块为GPIO模式控制模块。


3.根据权利要求2所述的一种RISC-V处理器系统的调试验证平台，其特征在于所述的RAM存储控制模块，用于根据GPIO的控制信号对RISC-V处理器的总线模块和UART数据控制模块对RAM存储器的控制权进行切换。


4.根据权利要求3所述的一种RISC-V处理器系统的调试验证平台，其特征在于所述的UART数据控制模块，用于根据GPIO的控制模式切换UART接口为系统调试接口或者代码更新接口；
在更新模式下，UART数据控制模块包含RAM初始化功能，并控制RAM存储器数据的存储和回读。


5.根据权利要求2所述的一种RISC-V处理器系统的调试验证平台，其特征在于该平台还包括CRC校验模块；所述的CRC校验模块，用于在代码更新模式下，对UART接口代码更新数据和RAM存储器存储回读数据按字节统计并进行CRC校验。


6.根据权利要求2所述的一种RISC-V处...

【专利技术属性】
技术研发人员：王贤坤，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32