半导体装置制造方法及图纸

具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42)，JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接，从而JFET(10)和MOSFET(20)被级联连接。并且，JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。

Semiconductor device

【技术实现步骤摘要】
【国外来华专利技术】半导体装置相关申请的相互参照本申请基于2017年7月26日提出申请的日本专利申请第2017－144727号和2018年6月20日提出申请的日本专利申请第2018－117317号，这里通过参照而引用其记载内容。
本专利技术涉及具有形成有结型FET(FieldEffectTransistor：以下简称作JFET)的第1半导体芯片、和形成有MOSFET(MetalOxideSemiconductorFieldEffectTransistor)的第2半导体芯片的半导体装置。
技术介绍
以往，在专利文献1中，提出了具有形成有常导通型(normallyon)的JFET的第1半导体芯片和形成有常截止(normallyoff)型的MOSFET的第2半导体芯片的半导体装置。具体而言，在该半导体装置中，JFET和MOSFET被级联(cascode)连接，MOSFET的源极电极和JFET的栅极电极经由调整开关速度的1个电阻而被连接。在上述半导体装置中，例如通过在MOSFET的栅极电极上施加规定的栅极电压，在MOSFET及JFET中流过电流而成为导通(on)状态。此外，半导体装置通过在MOSFET的栅极电极上施加不足规定的电压的栅极电压(例如0V)而成为在MOSFET及JFET中不流过电流的截止(off)状态。并且，在上述半导体装置中，通过调整配置在MOSFET的源极电极与JFET的栅极电极之间的电阻的电阻值来调整开关速度。另外，以下将JFET及MOSFET中流过电流的状态也称作半导体装置是导通状态，将JFET及MOSFET中流过的电流被切断(即，不流过电流)的状态也称作半导体装置是截止状态。现有技术文献专利文献专利文献1：国际公开第2015/114728号但是，在上述那样的半导体装置中，仅具备1个调整JFET的开关速度的电阻。因此，在将半导体装置设为导通状态时及设为截止状态时，使用共通的电阻。因而，在上述半导体装置中，难以在设为导通状态时及设为截止状态时分别调整为希望的开关速度。另外，设为导通状态时是指从截止状态向导通状态切换时(即过渡状态)，以下也称作进行接通动作时。设为截止状态时是指从导通状态向截止状态切换时(即过渡状态)，以下也称作进行断开动作时。
技术实现思路
本专利技术的目的在于，关于在JFET及MOSFET被级联连接的半导体装置，提供能够分别调整接通动作时的开关速度和断开动作时的开关速度的半导体装置。根据本专利技术的一个观点，半导体装置具备：第1半导体芯片，形成有JFET；第2半导体芯片，形成有MOSFET；以及JFET用调整电阻，配置在JFET的栅极电极与MOSFET的源极电极之间；JFET的源极电极和MOSFET的漏极电极被电连接，从而JFET和MOSFET被级联连接；JFET用调整电阻具有接通动作用的第1电阻电路及断开动作用的第2电阻电路。由此，配置在MOSFET的源极电极与JFET的栅极电极之间的JFET用调整电阻具有接通动作用的第1电阻电路和断开动作用的第2电阻电路。因此，在接通动作的情况下及断开动作的情况下，能够单独地进行调整以分别成为希望的开关速度。另外，对各构成要素等赋予的带括弧的标号表示该构成要素等与在后述的实施方式中记载的具体构成要素等的对应关系的一例。附图说明图1是第1实施方式的半导体装置的电路图。图2是半导体装置的平面示意图。图3是沿着图2中的III－III线的剖视图。图4是第1半导体芯片的平面图。图5是沿着图4中的V－V线的剖视图。图6是第2半导体芯片的平面图。图7是沿着图6中的VII－VII线的剖视图。图8是第2实施方式的半导体装置的平面示意图。图9是第2实施方式的半导体装置的电路图。图10是第3实施方式的半导体装置的平面示意图。图11是表示栅极驱动电路的电路结构的框图。图12是表示与流过半导体装置的电流和温度变化的关系有关的模拟结果的图。图13是表示MOSFET的温度变化与JFET的温度变化的关系的图。图14是第4实施方式的半导体装置的平面示意图。图15是第5实施方式的半导体装置的平面示意图。图16是表示与芯片尺寸和有效面积率的关系有关的模拟结果的图。图17是第6实施方式的半导体装置的平面示意图。图18是第7实施方式的半导体装置的剖视图。图19是第8实施方式的半导体装置的剖视图。图20是第9实施方式的半导体装置的剖视图。图21是第10实施方式的半导体装置的剖视图。图22是第11实施方式的半导体装置的剖视图。图23是第12实施方式的半导体装置的电路图。图24是逆变器电路的电路图。图25是图24中的U层的电路图。图26是第13实施方式的半导体装置的电路图。具体实施方式以下，基于附图对本专利技术的实施方式进行说明。另外，在以下的各实施方式中，对于相同或等同的部分赋予相同的标号而进行说明。(第1实施方式)参照附图对第1实施方式进行说明。首先，对本实施方式的半导体装置的电路结构进行说明。如图1所示，本实施方式的半导体装置将形成于第1半导体芯片100的常导通型的JFET10和形成于第2半导体芯片200的常截止型的MOSFET20级联连接而构成。另外，在本实施方式中，JFET10及MOSFET20分别为N沟道型。JFET10具有源极电极11、漏极电极12、栅极层(即栅极电极)13，具体结构后述。MOSFET20具有源极电极21、漏极电极22及栅极电极23，具体结构后述。并且，JFET10及MOSFET20中，JFET10的源极电极11和MOSFET20的漏极电极22电连接。此外，JFET10的漏极电极12与第1端子31连接，MOSFET20的源极电极21与第2端子32连接。MOSFET20的栅极电极23经由MOSFET用调整电阻41及栅极焊盘24而与栅极驱动电路51连接。JFET10的栅极层13经由JFET用调整电阻42及栅极焊盘14而与MOSFET20的源极电极21电连接。JFET用调整电阻42，在本实施方式中，具有串联连接着第1二极管421a和第1电阻421b的第1电阻电路421、以及串联连接着第2二极管422a和第2电阻422b的第2电阻电路422。并且，第1电阻电路421及第2电阻电路422以使第1二极管421a的阴极及第2二极管422a的阳极分别与JFET10的栅极层13连接的方式被并联地配置。另外，本实施方式的JFET用调整电阻42是包括第1电阻电路421及第2电阻电路422而被封装化的零件，是作为与第1半导体芯片100及第2半导体芯片200不同的其他零件而构成的外装零件。此外，在本实施方式中，第1电阻421b被设为比第2电阻422b大的值。详细地讲，第1电阻421b是对如后述那样将半导体装置设为导通状态时的开关速度进行控制的本文档来自技高网...

【技术保护点】
1.一种半导体装置，具有形成有结型FET(10)的第1半导体芯片(100)和形成有MOSFET(20)的第2半导体芯片(200)，其特征在于，/n具备：/n上述第1半导体芯片，形成有上述结型FET；/n上述第2半导体芯片，形成有上述MOSFET；以及/n结型FET用调整电阻(42)，配置在上述结型FET的栅极电极(13)与上述MOSFET的源极电极(21)之间；/n上述结型FET的源极电极(11)和上述MOSFET的漏极电极(22)电连接从而上述结型FET和上述MOSFET被级联连接；/n上述结型FET用调整电阻具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。/n

【技术特征摘要】
【国外来华专利技术】20170726 JP 2017-144727;20180620 JP 2018-1173171.一种半导体装置，具有形成有结型FET(10)的第1半导体芯片(100)和形成有MOSFET(20)的第2半导体芯片(200)，其特征在于，
具备：
上述第1半导体芯片，形成有上述结型FET；
上述第2半导体芯片，形成有上述MOSFET；以及
结型FET用调整电阻(42)，配置在上述结型FET的栅极电极(13)与上述MOSFET的源极电极(21)之间；
上述结型FET的源极电极(11)和上述MOSFET的漏极电极(22)电连接从而上述结型FET和上述MOSFET被级联连接；
上述结型FET用调整电阻具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。


2.如权利要求1所述的半导体装置，其特征在于，
具备将上述第1半导体芯片及上述第2半导体芯片封固的模塑树脂(400)；
上述结型FET用调整电阻以从上述模塑树脂露出的状态配置。


3.如权利要求1或2所述的半导体装置，其特征在于，
上述第1电阻电路具有第1二极管(421a)和第1电阻(421b)，上述第1二极管和上述第1电阻被串联地连接；
上述第2电阻电路具有第2二极管(422a)和第2电阻(422b)，上述第2二极管和上述第2电阻被串联地连接；
上述第1电阻电路及上述第2电阻电路以使上述第1二极管的阴极及上述第2二极管的阳极与上述结型FET的栅极电极相连接的方式并联地连接。


4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
具有配置在上述MOSFET的栅极电极(23)与栅极驱动电路(51)之间的MOSFET用调整电阻(41)；
上述MOSFET用调整电阻具有接通动作用的第3电阻电路(411)及断开动作用的第4电阻电路(412)。


5.如权利要求4所述的半导体装置，其特征在于，
上述第3电阻电路具有第3二极管(411a)和第3电阻(411b)，上述第3二极管和上述第3电阻被串联地连接；
上述第4电阻电路具有第4二极管(412a)和第4电阻(412b)，上述第4二极管和上述第4电阻被串联地连接；
上述第3电阻电路及上述第4电阻电路以使上述第3二极管的阴极及上述第4二极管的阳极与上述MOSFET的栅极电极相连接的方式被并联地连接。


6.如权利要求1～5中任一项所述的半导体装置，其特征在于，
上述第1半导体芯片具备：
第1导电型的漂移层(113)；
第1导电型的沟道层(114)，被配置在上述漂移层上；
第1导电型的源极层(115)，形成在上述沟道层的表层部，与上述沟道层相比为高杂质浓度；
作为上述栅极电极的第2导电型的栅极层(13)，在上述沟道层中形成得比上述源极层深；
漏极层(111)，隔着上述漂移层而配置在与上述源极层相反侧；
栅极布线(118)，与上述栅极层电连接；
上述源极电极，与上述源极层电连接；以及
漏极电极(12)，与上述漏极层电连接；
在上述沟道层形成有第2导电型的体层(116)，该体层形成得比上述源极层深且与上述源极电极电连接。


7.如权利要求6所述的半导体装置，其特征在于，
在上述体层的底部侧，与上...

【专利技术属性】
技术研发人员：河野宪司，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP