【技术实现步骤摘要】
存储器测试技术
本申请涉及存储器测试技术。
技术介绍
本部分旨在提供与理解本文描述的各种技术相关的信息。如本部分标题所隐含的，这是无论如何不应当暗示其为现有技术的相关技术的讨论。通常，相关技术可以或者可以不视为现有技术。因此，应当理解，本部分的任何陈述应当从这个角度阅读，而不是对现有技术的任何承认。常规的存储器内建自测试(MBIST)可以发现一些错误；然而，利用MBIST不能检测或修复其他错误，因为常规的MBIST针对其他错误修复不使用纠错编码(ECC)。这样，需要改进存储器测试，从而有效地使用MBIST和ECC逻辑来提高随机存取存储器(RAM)的良品率(yield)。
技术实现思路
在本申请的第一方面中，提供了一种集成电路，可以包括：第一电路，接收第一输入数据，并且绕过纠错电路以确定所述第一输入数据是否具有一个或多个第一错误；以及第二电路，接收第二输入数据，并且使能所述纠错电路以确定所述第二输入数据是否具有一个或多个第二错误。在本申请的第二方面中，提供了一种方法，可以包括：接收第一输入数...
【技术保护点】
1.一种集成电路，包括：/n第一电路，接收第一输入数据，并且绕过纠错电路以确定所述第一输入数据是否具有一个或多个第一错误；以及/n第二电路，接收第二输入数据，并且使能所述纠错电路以确定所述第二输入数据是否具有一个或多个第二错误。/n
【技术特征摘要】
20181003 US 16/151,2201.一种集成电路，包括：
第一电路，接收第一输入数据，并且绕过纠错电路以确定所述第一输入数据是否具有一个或多个第一错误；以及
第二电路，接收第二输入数据，并且使能所述纠错电路以确定所述第二输入数据是否具有一个或多个第二错误。
2.根据权利要求1所述的集成电路，其中所述第一输入数据包括具有第一数量个比特的完整宽度数据，其中所述第二输入数据包括具有第二数量个比特的功能数据，并且其中所述第一数量个比特包括所述第二数量个比特和用于纠错编码ECC的第三数量个校验比特。
3.根据权利要求1所述的集成电路，还包括第三电路，确定所述第二输入数据是否具有多比特错误。
4.根据权利要求3所述的集成电路，其中所述第三电路在所述第二输入数据中检测到所述多比特错误之后，产生多比特错误标志。
5.根据权利要求3所述的集成电路，其中所述多比特错误包括3比特错误，并且其中所述第三电路在所述第二输入数据中检测3比特错误。
6.根据权利要求1所述的集成电路，还包括单个存储器内建自测试MBIST电路，其耦接到所述第一电路和所述第二电路，以便向所述第一电路提供所述第一输入数据并且向所述第二电路提供所述第二输入数据。
7.根据权利要求1所述的集成电路，还包括多个存储器内建自测试MBIST电路，其耦接到所述第一电路和所述第二电路，以便向所述第一电路提供所述第一输入数据并且向所述第二电路提供所述第二输入数据。
8.根据权利要求1所述的集成电路，其中所述第一电路在所述第一输入数据的存储器内建自测试MBIST测试期间绕过所述纠错电路的使用。
9.根据权利要求1所述的集成电路，其中所述第一电路允许使用冗余来修复所述第一输入数据中的所述一个或多个第一错误。
10.根据权利要求1所述的集成电路，其中所述第二电路允许使用纠错编码ECC来修复所述第二输入数据中的所述一个或多个第二错误。
11.一种方法，包括：
接收第一输入数据和第二输入数据；
绕过纠错电路以确定所述第一输入数据是否具有一个或多个第一错误；以...
【专利技术属性】
技术研发人员：安迪·旺坤·陈，扬尼斯·雅拉米翁格里韦，西里尔·尼古拉·德雷，富兰克·大卫·弗里德里克，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。