一种主板USB接口短路保护电路及主板USB接口电路制造技术

本实用新型专利技术公开了一种主板USB接口短路保护电路及主板USB接口电路，该短路保护电路设置在主板和USB接口的通路之间，包括EC控制器、第一MOSFET管、第二MOSFET管、第一下拉电阻和第二下拉电阻；EC控制器包括两个侦测脚和两个控制脚；其中一个侦测脚与DM数据线电连接，另一个侦测脚与DP数据线电连接；其中一个控制脚与第一MOSFET管的栅极电连接，另一个控制脚与第二MOSFET管的栅极电连接；第一MOSFET管的漏极与DP数据线电连接，其源极经第一下拉电阻后接地；第二MOSFET管的漏极与DM数据线电连接，其源极经第二下拉电阻后接地。本实用新型专利技术通过从纯硬件的角度隔离有问题的USB信号，从而在源头上完全避免USB信号跟Power短路的可能性，保障了主板的正常运行，提升了用户体验。

A short circuit protection circuit for USB interface of main board and USB interface circuit of main board

【技术实现步骤摘要】
一种主板USB接口短路保护电路及主板USB接口电路
本技术实施例涉及短路保护
，尤其涉及一种主板USB接口短路保护电路及主板USB接口电路。
技术介绍
现阶段，随着各种微型处理器的研制和开发，通用串行总线(UniversalSerialBus，USB)作为计算机外围设备通讯的总线标准，以其高速、稳定、易用、廉价等特点，实现了从标准出现到普遍应用的快速发展。出于保护主板(PCH)免受USB设备(USBdevice)损害的考虑，很多客户要求主板开发商在测试USB接口的过程中，使用一种将USBData+/Data-跟USBPower(5V)连接的治具，确认接上这种治具后在各种使用场景下可以正常使用，来规避终端客户使用某些不合规范甚至是有问题的U盘可能会出现重启、hang机甚至主板短路导致无法开机的问题。一般类似这种问题是因为USB信号跟Power短路，导致主板上的其它Power过压保护或者CPUcontroller异常造成。目前的解决方案是：EC(EmbeddedController，主板上控制时序以及做其它IO功能的一颗芯片)会侦测出问题的电源的Powergood信号，当侦测到Powergood信号异常后执行关机流程，直到用户拔掉有问题的U盘。然而这种方法存在以下几个问题：1、EC无法实时侦测所有主板上的powergood信号，而且针对每个powergood做侦测，工作量非常大；2、有些有问题的U盘在插入后，可能会造成主板硬件损伤，而EC无法避免；3、EC只能是变动处理，无法cover因插入异常USB设备后可能会出现的各种其它问题。
技术实现思路
本技术提供一种主板USB接口短路保护电路及主板USB接口电路，以解决现有技术的不足。为实现上述目的，本技术提供以下的技术方案：第一方面，本技术实施例提供一种主板USB接口短路保护电路，设置在主板和USB接口的通路之间，包括EC控制器、第一MOSFET管、第二MOSFET管、第一下拉电阻和第二下拉电阻；所述EC控制器包括两个侦测脚和两个控制脚；其中一个所述侦测脚与所述USB接口的DM数据线电连接，另一个所述侦测脚与所述USB接口的DP数据线电连接；其中一个所述控制脚与所述第一MOSFET管的栅极电连接，另一个所述控制脚与所述第二MOSFET管的栅极电连接；所述第一MOSFET管的漏极与所述USB接口的DP数据线电连接，所述第一MOSFET管的源极经所述第一下拉电阻后接地；所述第二MOSFET管的漏极与所述USB接口的DM数据线电连接，所述第二MOSFET管的源极经所述第二下拉电阻后接地。进一步地，所述主板USB接口短路保护电路中，所述第一下拉电阻和第二下拉电阻均为10K欧姆。第二方面，本技术实施例提供一种主板USB接口电路，包括主板、USB接口以及如第一方面所述的主板USB接口短路保护电路；所述USB接口与所述主板电连接形成通路，所述主板USB接口短路保护电路连接在所述主板和USB接口的通路之间。进一步地，所述主板USB接口电路中，所述USB接口的DM引脚通过DM数据线与所述主板电连接；所述USB接口的DP引脚通过DP数据线与所述主板电连接。进一步地，所述主板USB接口电路中，所述USB接口的VBUS引脚接5V电源，所述USB接口的GND引脚接地。本技术实施例提供的一种主板USB接口短路保护电路及主板USB接口电路，通过从纯硬件的角度隔离有问题的USB信号，从而在源头上完全避免USB信号跟Power短路的可能性，保障了主板的正常运行，提升了用户体验。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。图1是本技术实施例一提供的主板USB接口短路保护电路的结构示意图；图2是本技术实施例一提供的主板USB接口短路保护电路在实施时的流程图；图3是本技术实施例二提供的主板USB接口电路的结构示意图。附图标记：EC控制器10，第一MOSFET管20，第二MOSFET管30，第一下拉电阻40，第二下拉电阻50；主板100，USB接口200，主板USB接口短路保护电路300。具体实施方式为使得本技术的目的、特征、优点能够更加的明显和易懂，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本技术一部分实施例，而非全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。在本技术的描述中，需要理解的是，当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。当一个组件被认为是“设置在”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中设置的组件。此外，术语“长”“短”“内”“外”等指示方位或位置关系为基于附图所展示的方位或者位置关系，仅是为了便于描述本技术，而不是指示或暗示所指的装置或原件必须具有此特定的方位、以特定的方位构造进行操作，以此不能理解为本技术的限制。下面结合附图并通过具体实施方式来进一步说明本技术的技术方案。实施例一请参考图1～2，本技术实施例提供一种主板USB接口短路保护电路，设置在主板和USB接口的通路之间，包括EC控制器10、第一MOSFET管20、第二MOSFET管30、第一下拉电阻40和第二下拉电阻50；所述EC控制器10包括两个侦测脚(分别为图1中的DET1和DET2)和两个控制脚(分别为图1中的CTRL1和CTRL2)；其中一个所述侦测脚与所述USB接口的DM数据线电连接，另一个所述侦测脚与所述USB接口的DP数据线电连接；示例性的，图1中以侦测脚DET2与所述USB接口的DM数据线电连接，而以侦测脚DET1与所述USB接口的DP数据线电连接；其中一个所述控制脚与所述第一MOSFET管20的栅极电连接，另一个所述控制脚与所述第二MOSFET管30的栅极电连接；示例性的，图1中以控制脚CTRL1与所述第一MOSFET管20的栅极电连接，而以控制脚CTRL2与所述第二MOSFET管20的栅极电连接。所述第一MOSFET管20的漏极与所述USB接口的DP数据线电连接，所述第一MOSFET管20的源极经所述第一下拉电阻40后接地；所述第二MOSFET管30的漏极与所述USB接口的DM数据线电连接，所述第二MOSFET管30的源极经所述第二下拉电阻50后接地。在本实施本文档来自技高网...

【技术保护点】
1.一种主板USB接口短路保护电路，设置在主板和USB接口的通路之间，其特征在于，包括EC控制器、第一MOSFET管、第二MOSFET管、第一下拉电阻和第二下拉电阻；/n所述EC控制器包括两个侦测脚和两个控制脚；/n其中一个所述侦测脚与所述USB接口的DM数据线电连接，另一个所述侦测脚与所述USB接口的DP数据线电连接；/n其中一个所述控制脚与所述第一MOSFET管的栅极电连接，另一个所述控制脚与所述第二MOSFET管的栅极电连接；/n所述第一MOSFET管的漏极与所述USB接口的DP数据线电连接，所述第一MOSFET管的源极经所述第一下拉电阻后接地；/n所述第二MOSFET管的漏极与所述USB接口的DM数据线电连接，所述第二MOSFET管的源极经所述第二下拉电阻后接地。/n

【技术特征摘要】
1.一种主板USB接口短路保护电路，设置在主板和USB接口的通路之间，其特征在于，包括EC控制器、第一MOSFET管、第二MOSFET管、第一下拉电阻和第二下拉电阻；
所述EC控制器包括两个侦测脚和两个控制脚；
其中一个所述侦测脚与所述USB接口的DM数据线电连接，另一个所述侦测脚与所述USB接口的DP数据线电连接；
其中一个所述控制脚与所述第一MOSFET管的栅极电连接，另一个所述控制脚与所述第二MOSFET管的栅极电连接；
所述第一MOSFET管的漏极与所述USB接口的DP数据线电连接，所述第一MOSFET管的源极经所述第一下拉电阻后接地；
所述第二MOSFET管的漏极与所述USB接口的DM数据线电连接，所述第二MOSFET管的源极经所述第二下拉电阻后接地。

【专利技术属性】
技术研发人员：田中山，王培旭，
申请(专利权)人：广东虹勤通讯技术有限公司，
类型：新型
国别省市：广东;44