一种高侧开关的输出级电路制造技术

一种高侧开关的输出级电路，属于功率集成电路技术领域。本发明专利技术提出的输出级电路将输出负压钳位模块与功率管栅极驱动模块、功率管结合起来用于实现感性负载快速退磁，采用功率管代替传统方案中利用类似齐纳电路流过大电流，节约了版图面积；通过负反馈系统将感性负载退磁时功率管源极的负电压的绝对值限制在了有限的范围内以保证整个系统的安全工作，功率管栅极驱动模块中通过第一NMOS管、第七PMOS管限制功率管栅源电压的大小，保证在任何情况下功率管的栅氧均不会被击穿；同时在输出负压钳位模块运用了超级源极跟随器的结构提高了输出负压钳位时的负反馈环路的环路增益，提高了钳位的精度。

Output stage circuit of high side switch

【技术实现步骤摘要】
一种高侧开关的输出级电路
本专利技术属于功率集成电路
，涉及一种高侧开关的输出级电路，用于高侧功率开关的感性负载快速退磁。
技术介绍
高侧功率开关因为其集成度高、易于控制等优点在汽车电子和工业控制领域有着重要的应用。在汽车电子中高侧功率开关替代了原有的继电器，可用于驱动喷油器、电机、车灯等各种不同的车载设备。而喷油器、电机等设备作为负载而言通常是表现出感性的特点。因此智能高侧功率开关需要具有在关断后能够快速地泄放感性负载上的磁能，以保证整个系统安全工作。高侧功率开关通常采用在功率管处并联一个类似齐纳二级管的钳位电路来实现感性负载快速退磁的功能，其基本原理如图1所示，其中VBB是电源电压，VOUT是输出端的电压，BV是类似齐纳电路的击穿电压。当电压VBB-VOUT>BV时，钳位电路提供一条VBB到VOUT的低阻通路，维持电感电流以消除电感上的磁能。由于功率开关的负载电流通常会很大，所以当开关关断时钳位电路中会流过较大的电流，对于集成电路而言就需要该钳位电路有较大的版图面积，因此从经济性来说，这种感性负载快速退磁电路不利于节省版图面积也不利于提高集成度。为了节省版图面积，提高集成度，有文献针对PMOS做功率管的高侧开关提出了图2所示的结构，其中VBB是电源电压，VOUT是输出端的电压。当控制信号HSON为逻辑低电平时PMOS管M2导通，PMOS功率管M1关断，因此VOUT的极性由正变负，当VOUT＝-[VF2+VGS3+R2(VGS1/RON2)+R2(VGS3/R1)]时，NMOS管M3导通，当|VGS1|>|VTH1|时，PMOS功率管M1导通，从而维持电感电流以消除电感上的磁能，其中VF2是二极管D2的正向导通电压；VGS3是NMOS管M3导通时的栅源电压；VGS1是PMOS功率管M1导通时的栅源电压，RON2是PMOS管M2的导通阻抗，VTH1是PMOS功率管M1的阈值电压。这种结构存在的问题是：环路增益较低，当NMOS管M3导通时不能很精确地限制PMOS功率管M1的栅源电压VGS，存在栅源电压VGS过大击穿栅氧化层的风险。
技术实现思路
针对上述高侧开关输出级存在的钳位电路版图面积大、功率管栅氧化层容易击穿的不足之处，本专利技术提出一种高侧开关的输出级电路，能够在实现PMOS功率管的高侧功率开关感性负载快速退磁的同时减小版图面积，且保证在任何情况下功率管的栅氧均不会被击穿。本专利技术的技术方案是：一种高侧开关的输出级电路，所述高侧开关采用PMOS功率管，所述输出级电路包括功率管栅极驱动模块和输出负压钳位模块，所述功率管栅极驱动模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第六PMOS管、第七PMOS管、第一电流源和第二电阻，其中第二电阻为大电阻；第三NMOS管的栅极作为所述输出级电路的输入端，其漏极连接第七PMOS管的漏极和所述输出负压钳位模块的输出端，其源极接地；第三NMOS管的电流能力大于第一PMOS管的电流能力；第二NMOS管的栅极连接内部低压电源，其漏极连接第六PMOS管的栅极和漏极以及第七PMOS管的栅极，其源极通过第一电流源后接地；第一NMOS管的栅极连接第一PMOS管的栅极以及第二PMOS管的栅极和漏极，其漏极连接第一PMOS管的漏极和所述PMOS功率管的栅极，其源极连接第七PMOS管的源极；第一PMOS管和第二PMOS管的源极连接电源电压；第二电阻接在所述PMOS功率管的栅极和电源电压之间；所述功率管栅极驱动模块在第二PMOS管和第六PMOS管之间还包括多个栅漏短接的第三PMOS管，所述第三PMOS管的数目根据所述第一NMOS管的栅氧耐压确定；其中每个第三PMOS管的源极连接上一个第三PMOS管的栅极和漏极，第一个第三PMOS管的源极连接第二PMOS管的栅极和漏极，最后一个第三PMOS管的栅极和漏极连接第六PMOS管的源极；所述输出负压钳位模块包括第一二极管、第二电流源、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第一电阻，第一电阻的一端连接所述PMOS功率管的漏极并作为所述输出级电路的输出端，其另一端连接第八PMOS管的漏极和第五NMOS管的源极；所述PMOS功率管的源极连接电源电压；第九PMOS管的栅极连接第十PMOS管的栅极、第十一PMOS管的栅极和漏极并通过第二电流源后接地，其源极连接第四NMOS管的栅极、第十PMOS管和第十一PMOS管的源极以及所述内部低压电源，其漏极连接第八PMOS管的栅极和第五NMOS管的漏极；第四NMOS管的源极连接第八PMOS管的源极，其漏极连接第一二极管的阴极；第一二极管的阳极作为所述输出负压钳位模块的输出端；第六NMOS管的栅漏短接并连接第十PMOS管的漏极，其源极连接第七NMOS管的栅极和漏极以及第五NMOS管的栅极；第七NMOS管的源极接地。具体的，所述第二电阻利用栅源短接的耗尽型MOS管实现。具体的，所述第二PMOS管和第六PMOS管以及在第二PMOS管和第六PMOS管之间的多个第三PMOS管具有相同的尺寸，第一PMOS管和第七PMOS管具有相同的尺寸。具体的，所述第一PMOS管等比例复制第二PMOS管的电流，第六PMOS管等比例复制第七PMOS管的电流。本专利技术的有益效果为：本专利技术提出的一种高侧开关的输出级电路将输出负压钳位模块和功率管栅极驱动模块、功率管结合起来，在实现感性负载快速退磁的基础上节约了版图面积；功率管栅极驱动模块中通过第一NMOS管MN1、第七PMOS管MP7限制了功率管栅源电压|VGS|的大小，保证在任何情况下功率管的栅氧均不会被击穿；本专利技术尤其适用于高侧功率开关的功率级电路。附图说明图1是基本感性负载快速退磁的电路原理示意图。图2是已有文献中改进过后的感性负载快速退磁的电路结构示意图。图3是本专利技术提出的实现感性负载快速退磁的一种高侧开关的输出级电路原理示意图。图4是本专利技术提出的一种高侧开关的输出级电路在实施例中的结构示意图。图5是本专利技术提出的一种高侧开关的输出级电路的感性负载快速退磁功能的仿真结果示意图。具体实施方式下面结合附图和具体实施例，详细描述本专利技术的技术方案：如图3所示是本专利技术提出的一种高侧开关的输出级电路原理示意图，高侧开关采用PMOS功率管，输出级电路包括功率管栅极驱动模块和输出负压钳位模块。其中功率管栅极驱动模块用于控制功率管在所有情况下开关，并保证功率管的栅源电压|VGS|在有限范围内，避免功率管的栅氧化层被击穿。当功率管关断后，输出负压钳位模块开始工作，将功率管的栅极电位拉低，使得功率管导通并功率管电流与电感电流相等。功率管栅极驱动模块包括三个输入端和一个输出端，输出负压钳位模块包括两个输入端和一个输出端；功率管栅极驱动模块的第一输入本文档来自技高网...

【技术保护点】
1.一种高侧开关的输出级电路，所述高侧开关采用PMOS功率管，其特征在于，所述输出级电路包括功率管栅极驱动模块和输出负压钳位模块，/n所述功率管栅极驱动模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第六PMOS管、第七PMOS管、第一电流源和第二电阻，其中第二电阻为大电阻；/n第三NMOS管的栅极作为所述输出级电路的输入端，其漏极连接第七PMOS管的漏极和所述输出负压钳位模块的输出端，其源极接地；第三NMOS管的电流能力大于第一PMOS管的电流能力；/n第二NMOS管的栅极连接内部低压电源，其漏极连接第六PMOS管的栅极和漏极以及第七PMOS管的栅极，其源极通过第一电流源后接地；/n第一NMOS管的栅极连接第一PMOS管的栅极以及第二PMOS管的栅极和漏极，其漏极连接第一PMOS管的漏极和所述PMOS功率管的栅极，其源极连接第七PMOS管的源极；/n第一PMOS管和第二PMOS管的源极连接电源电压；/n第二电阻接在所述PMOS功率管的栅极和电源电压之间；/n所述功率管栅极驱动模块在第二PMOS管和第六PMOS管之间还包括多个栅漏短接的第三PMOS管，所述第三PMOS管的数目根据所述第一NMOS管的栅氧耐压确定；其中每个第三PMOS管的源极连接上一个第三PMOS管的栅极和漏极，第一个第三PMOS管的源极连接第二PMOS管的栅极和漏极，最后一个第三PMOS管的栅极和漏极连接第六PMOS管的源极；/n所述输出负压钳位模块包括第一二极管、第二电流源、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第一电阻，/n第一电阻的一端连接所述PMOS功率管的漏极并作为所述输出级电路的输出端，其另一端连接第八PMOS管的漏极和第五NMOS管的源极；所述PMOS功率管的源极连接电源电压；/n第九PMOS管的栅极连接第十PMOS管的栅极、第十一PMOS管的栅极和漏极并通过第二电流源后接地，其源极连接第四NMOS管的栅极、第十PMOS管和第十一PMOS管的源极以及所述内部低压电源，其漏极连接第八PMOS管的栅极和第五NMOS管的漏极；/n第四NMOS管的源极连接第八PMOS管的源极，其漏极连接第一二极管的阴极；第一二极管的阳极作为所述输出负压钳位模块的输出端；/n第六NMOS管的栅漏短接并连接第十PMOS管的漏极，其源极连接第七NMOS管的栅极和漏极以及第五NMOS管的栅极；第七NMOS管的源极接地。/n...

【技术特征摘要】
1.一种高侧开关的输出级电路，所述高侧开关采用PMOS功率管，其特征在于，所述输出级电路包括功率管栅极驱动模块和输出负压钳位模块，
所述功率管栅极驱动模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第六PMOS管、第七PMOS管、第一电流源和第二电阻，其中第二电阻为大电阻；
第三NMOS管的栅极作为所述输出级电路的输入端，其漏极连接第七PMOS管的漏极和所述输出负压钳位模块的输出端，其源极接地；第三NMOS管的电流能力大于第一PMOS管的电流能力；
第二NMOS管的栅极连接内部低压电源，其漏极连接第六PMOS管的栅极和漏极以及第七PMOS管的栅极，其源极通过第一电流源后接地；
第一NMOS管的栅极连接第一PMOS管的栅极以及第二PMOS管的栅极和漏极，其漏极连接第一PMOS管的漏极和所述PMOS功率管的栅极，其源极连接第七PMOS管的源极；
第一PMOS管和第二PMOS管的源极连接电源电压；
第二电阻接在所述PMOS功率管的栅极和电源电压之间；
所述功率管栅极驱动模块在第二PMOS管和第六PMOS管之间还包括多个栅漏短接的第三PMOS管，所述第三PMOS管的数目根据所述第一NMOS管的栅氧耐压确定；其中每个第三PMOS管的源极连接上一个第三PMOS管的栅极和漏极，第一个第三PMOS管的源极连接第二PMOS管的栅极和漏极，最后一个第三PMOS管的栅极和漏极连接第六PMOS管的源极；
所述输出负压钳位模块包括第一二极管、第二电流源、第四NMOS管、第五NMOS...

【专利技术属性】
技术研发人员：甄少伟，梁怀天，方舟，罗攀，易子皓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51