一种基于FPGA的两路异步DVI视频同步的方法技术

本发明专利技术涉及一种基于FPGA的两路异步DVI视频同步的方法，第一路EVS输入DVI视频根据其数据有效信号DE将数据写入WRITE_FIFO存储器。在WRITE状态时，控制器从WRITE_FIFO中读出EVS视频数据写入外部高速存储器；在READ状态时，控制器从外部高速存储器中读出EVS视频数据写入READ_FIFO。为了保证同步到SVS时钟域内的EVS视频每帧画面数据的完整性，在控制器中增加仲裁机制，第二路SVS输入DVI视频根据其数据有效信号DE从READ_FIFO存储器中将EVS视频数据读出。至此即实现了将EVS时钟域的输入视频数据同步到SVS时钟域内，完成EVS和SVS两路异步DVI视频的同步。利用较少资源即可实现两路异步DVI视频的同步；增加仲裁机制，保证跨时钟域同步后的视频每帧画面数据的完整性；视频同步过程实时性好。

A method of two asynchronous DVI video synchronization based on FPGA

【技术实现步骤摘要】
一种基于FPGA的两路异步DVI视频同步的方法
本专利技术属于视频处理领域，涉及一种基于FPGA的两路异步DVI视频同步的方法，实现了平视视景系统中EVS与SVS两路异步DVI输入视频的同步，便于后续EVS和SVS视频的融合。
技术介绍
平视视景系统(HVS)是由平视显示器(HUD)、增强视景系统(EVS)、合成视景系统(SVS)综合而成的先进航电系统。大量研究和实践表明，平视视景系统可以显著地提高飞行安全性，尤其是提高飞机低能见度下的起降能力。平视视景系统的实现需要EVS视频画面与SVS视频画面融合，但是EVS和SVS是两路异步的DVI视频，所以实现EVS与SVS视频融合的前提是将EVS和SVS两路异步DVI视频同步化。
技术实现思路
要解决的技术问题为了避免现有技术的不足之处，本专利技术提出一种基于FPGA的两路异步DVI视频同步的方法，实现平视视景系统中EVS与SVS两路异步DVI输入视频的同步，便于后续EVS和SVS视频的融合。技术方案一种基于FPGA的两路异步DVI视频同步的方法，其本文档来自技高网...

【技术保护点】
1.一种基于FPGA的两路异步DVI视频同步的方法，其特征在于包括WRITE_FIFO存储器、控制器以及READ_FIFO存储器；控制器利用状态机实现EVS视频数据的读写控制；其内部状态机有五个状态，分别是初始状态IDLE、写等待状态WRITE_WAIT、写状态WRITE、读等待状态READ_WAIT、读状态READ；在控制器中增加仲裁机制，保证同步到SVS时钟域内的EVS视频每帧画面数据的完整性；/n同步过程如下：/n第一路EVS输入DVI视频根据其数据有效信号DE将数据写入WRITE_FIFO存储器；/n上电后，控制器由IDLE状态进入WRITE_WAIT状态；等待WRITE_FIFO的p...

【技术特征摘要】
1.一种基于FPGA的两路异步DVI视频同步的方法，其特征在于包括WRITE_FIFO存储器、控制器以及READ_FIFO存储器；控制器利用状态机实现EVS视频数据的读写控制；其内部状态机有五个状态，分别是初始状态IDLE、写等待状态WRITE_WAIT、写状态WRITE、读等待状态READ_WAIT、读状态READ；在控制器中增加仲裁机制，保证同步到SVS时钟域内的EVS视频每帧画面数据的完整性；
同步过程如下：
第一路EVS输入DVI视频根据其数据有效信号DE将数据写入WRITE_FIFO存储器；
上电后，控制器由IDLE状态进入WRITE_WAIT状态；等待WRITE_FIFO的prog_empty信号为0，控制器由WRITE_WAIT状态进入WRITE状态，否则进入READ_WAIT状态；在WRITE状态，控制器从WRITE_FIFO读出EVS视频数据写入外部高速存储器后进入READ_WAIT状态；WRITE状态中每写入一个数据写地址write_addr加一；在READ_WAIT状态时，当READ_FIFO的prog_full信号为0同时read_start信号为1，控制器才会进入READ状态，否则进入WRITE_WAIT状态；在READ状态，控制器从外部高速存储器中读出EVS视频数据写入READ_FIFO后进入WRITE_WAIT状态。在READ状态中每读出一个数据读地址read_addr加一；
当第二路SVS输入DVI视频的场同步信号VSYNC有效同时写地...

【专利技术属性】
技术研发人员：苏霖，张川，赵学娟，郭明辉，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：河南;41