半导体装置制造方法及图纸

公开了一种半导体装置。所述半导体装置包括在基底上的堆叠结构。堆叠结构包括阶梯区域和位于阶梯区域之间的中心区域，上绝缘层位于堆叠结构上，覆盖绝缘层位于堆叠结构的阶梯区域上。覆盖绝缘层包括与上绝缘层相邻的第一上端部分和第二上端部分。上绝缘层位于第一上端部分和第二上端部分之间。第一上端部分相对于基底延伸第一高度，第一高度不同于第二上端部分的相对于基底的第二高度。

Semiconductor device

【技术实现步骤摘要】
半导体装置本专利申请要求于2018年9月19日在韩国知识产权局提交的第10-2018-0112457号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
本公开涉及一种半导体装置，具体地，涉及覆盖绝缘层的平坦化方法、使用该平坦化方法形成半导体装置的方法以及由此形成的半导体装置。
技术介绍
为了改善半导体装置的集成度，已经开发了包括栅极的半导体装置，栅极在与半导体基底的上表面垂直的方向上彼此分隔开的同时堆叠。随着堆叠栅极的数量的增加，在工艺中可能发生不期望的故障，使得难以改善半导体装置的生产率。
技术实现思路
本专利技术构思的方面将提供一种形成能够改善围绕堆叠结构的覆盖绝缘层的平坦化程度的半导体装置的方法。本专利技术构思的方面将提供一种能够改善半导体装置的集成度的方法。本专利技术构思的方面将提供一种能够改善制造半导体装置时的生产率的方法。本专利技术构思的一些实施例提供一种半导体装置。该半导体装置包括位于基底上的堆叠结构。堆叠结构包括：阶梯区域和位于阶梯区域之间的中心区域，上绝缘层位于堆叠结构上，覆盖绝缘层位于堆叠结构的阶梯区域上。覆盖绝缘层包括与上绝缘层相邻的第一上端部分和第二上端部分。上绝缘层位于第一上端部分和第二上端部分之间。第一上端部分相对于基底延伸第一高度，第一高度不同于第二上端部分的相对于基底的第二高度。根据本专利技术构思的一些实施例，提供了一种半导体装置。该半导体装置包括位于基底上并且彼此分隔开的堆叠结构。每个堆叠结构包括中心区域和围绕中心区域的阶梯区域，上绝缘层位于堆叠结构上，覆盖绝缘层围绕上绝缘层。覆盖绝缘层位于堆叠结构的阶梯区域上并位于堆叠结构之间。覆盖绝缘层包括与上绝缘层相邻并且相对于基底具有不同的高度的上端部分。根据本专利技术构思的一些实施例，提供了一种半导体装置。该半导体装置包括位于基底上的分离结构以及位于分离结构之间的突出结构。突出结构包括堆叠结构以及位于堆叠结构上的上绝缘层。堆叠结构包括阶梯区域和位于阶梯区域之间的中心区域，覆盖绝缘层位于阶梯区域上并与上绝缘层相邻。覆盖绝缘层包括第一上端部分和第二上端部分，第一上端部分和第二上端部分与上绝缘层相邻并且相对于基底具有不同的高度。根据本专利技术构思的一些实施例，提供了一种用于形成半导体装置的方法。该方法包括：在基底上形成突出结构，其中，每个突出结构包括成型结构、位于成型结构上的上绝缘层以及位于上绝缘层上的平坦化终止层；在具有突出结构的基底上形成覆盖绝缘层；在覆盖绝缘层上形成具有开口的掩模图案，其中，开口与突出结构叠置；蚀刻由开口暴露的覆盖绝缘层；在蚀刻覆盖绝缘层之后，去除掩模图案；在去除掩模图案之后，执行用于第一次使覆盖绝缘层平坦化的第一平坦化工艺；在第一平坦化工艺之后，执行用于第二次使覆盖绝缘层平坦化的第二平坦化工艺，以形成平坦化的覆盖绝缘层；以及去除突出结构的平坦化终止层，以暴露上绝缘层。平坦化的覆盖绝缘层具有与平坦化终止层相邻的上端部分，上端部分包括位于不同高度水平上的第一上端部分和第二上端部分。根据本专利技术构思的一些实施例，提供了一种用于形成半导体装置的方法。该方法包括：在基底上形成突出结构，其中，每个突出结构包括具有中心区域和围绕中心区域的阶梯区域的成型结构、位于成型结构的中心区域上的上绝缘层以及位于上绝缘层上的平坦化终止层；在具有突出结构的基底上形成覆盖绝缘层；在覆盖绝缘层上形成具有开口的掩模图案，其中，开口与突出结构的中心区域叠置；蚀刻由开口暴露的覆盖绝缘层；在蚀刻覆盖绝缘层之后，去除掩模图案；在去除掩模图案之后，执行用于第一次使覆盖绝缘层平坦化的第一平坦化工艺；在第一平坦化工艺之后，执行用于第二次使覆盖绝缘层平坦化的第二平坦化工艺，以形成平坦化的覆盖绝缘层；以及去除突出结构的平坦化终止层，以暴露上绝缘层。开口具有比突出结构的平坦化终止层的尺寸小的尺寸，开口包括具有彼此不同宽度或尺寸的开口。附图说明通过以下结合附图的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：图1A和图1B是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的流程图；图2是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的平面图；图3是图2的一部分的局部放大图；图4A至图15B是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的视图；图16是示出根据本专利技术构思的一些实施例的半导体装置的一部分的局部放大剖视图；图17是示出根据本专利技术构思的一些实施例的半导体装置的一部分的局部放大剖视图；图18是示出根据本专利技术构思的一些实施例的半导体装置的修改实施例的剖视图；以及图19是示出根据本专利技术构思的一些实施例的半导体装置的平面图。具体实施方式注意的是，虽然没有关于不同的实施例的具体描述，但是关于一个实施例描述的专利技术构思的方面可以并入不同的实施例中。也就是说，所有实施例和/或任何实施例的特征可以以任何方式和/或组合进行组合。在下面阐述的说明书中详细地解释了本专利技术构思的这些和其他的目的和/或方面。如这里使用的，术语“和/或”包括一个或更多个相关的所列项的任何组合和所有组合。诸如“……中的至少一个(种)(者)”的表述在一列元件之后时，修饰整列元件并不修饰该列的个别的元件。在下文中，将参照附图描述本专利技术构思的示例实施例。在下文中，将参照图1A至图19描述根据本专利技术构思的一些实施例的形成半导体装置的方法的各种实施例。图1A和图1B是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的流程图。图2是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的平面图。图3是图2的一部分(区域'A')的局部放大图。图4A至图15B是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的视图。图16是示出根据本专利技术构思的一些实施例的半导体装置的一部分的局部放大剖视图。图17是示出根据本专利技术构思的一些实施例的半导体装置的一部分的局部放大剖视图。图18是示出根据本专利技术构思的一些实施例的半导体装置的修改实施例的剖视图。图19是示出根据本专利技术构思的一些实施例的半导体装置的平面图。在图4A至图15B中，图4A、图5A、图6A、图7A、图8A、图10A、图12A、图13A和图15A是示出沿图3中的线I-I'截取的区域的剖视图，图4B、图5B、图6B、图7B、图8B、图10B、图12B、图13B和15B是示出沿图3中的线II-II'截取的区域的剖视图，图9是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的修改实施例的局部放大剖视图，图14是示出根据本专利技术构思的一些实施例的形成半导体装置的方法的示例的局部放大平面图。参照图1A、图2、图3、图4A和图4B，可以在基底10上形成突出结构PA(S5)。基底10可以是半导体晶圆。基底10可以包括多个照射区域SA，来自曝光设备的光可以通过照射区域照射以执行曝光工艺。每个照射区域SA可以包括多个芯片区域CA。可以在基底10上形成突出结构PA。可以在每个芯片区本文档来自技高网...

【技术保护点】
1.一种半导体装置，所述半导体装置包括：/n堆叠结构，位于基底上，所述堆叠结构包括阶梯区域以及位于所述阶梯区域之间的中心区域；/n上绝缘层，位于所述堆叠结构上；以及/n覆盖绝缘层，位于所述堆叠结构的所述阶梯区域上，/n其中，所述覆盖绝缘层包括与所述上绝缘层相邻的第一上端部分和第二上端部分，/n其中，所述上绝缘层位于所述第一上端部分和所述第二上端部分之间，并且/n其中，所述第一上端部分相对于所述基底延伸第一高度，所述第一高度不同于所述第二上端部分的相对于所述基底的第二高度。/n

【技术特征摘要】
20180919 KR 10-2018-01124571.一种半导体装置，所述半导体装置包括：
堆叠结构，位于基底上，所述堆叠结构包括阶梯区域以及位于所述阶梯区域之间的中心区域；
上绝缘层，位于所述堆叠结构上；以及
覆盖绝缘层，位于所述堆叠结构的所述阶梯区域上，
其中，所述覆盖绝缘层包括与所述上绝缘层相邻的第一上端部分和第二上端部分，
其中，所述上绝缘层位于所述第一上端部分和所述第二上端部分之间，并且
其中，所述第一上端部分相对于所述基底延伸第一高度，所述第一高度不同于所述第二上端部分的相对于所述基底的第二高度。


2.根据权利要求1所述的半导体装置，其中，所述覆盖绝缘层还包括在所述覆盖绝缘层的主部分的上表面上的表面层。


3.根据权利要求1所述的半导体装置，其中，所述第一上端部分的所述第一高度和所述第二上端部分的所述第二高度中的至少一个比所述上绝缘层的上表面的相对于所述基底的第三高度高。


4.根据权利要求1所述的半导体装置，其中，所述第一上端部分的所述第一高度比所述上绝缘层的上表面的相对于所述基底的第三高度高，并且所述第二上端部分的所述第二高度比所述上绝缘层的所述上表面的所述第三高度低。


5.根据权利要求1所述的半导体装置，所述半导体装置还包括：
存储器竖直结构，在垂直于所述基底的上表面的方向上延伸，
其中，所述堆叠结构包括交替堆叠的层间绝缘层和栅极图案，并且
其中，所述存储器竖直结构具有面对所述栅极图案的侧表面。


6.一种半导体装置，所述半导体装置包括：
堆叠结构，位于基底上并彼此分隔开，所述堆叠结构中的每个包括中心区域和围绕所述中心区域的阶梯区域；
上绝缘层，位于所述堆叠结构上；以及
覆盖绝缘层，围绕所述上绝缘层的侧表面，
其中，所述覆盖绝缘层位于所述堆叠结构中的每个的所述阶梯区域上并位于所述堆叠结构之间，并且
其中，所述覆盖绝缘层包括与所述上绝缘层相邻并且相对于所述基底具有不同的高度的上端部分。


7.根据权利要求6所述的半导体装置，
其中，所述堆叠结构包括第一堆叠结构以及在第一方向上与所述第一堆叠结构相邻的第二堆叠结构，
其中，所述上绝缘层包括与所述第一堆叠结构的第一中心区域叠置的第一上绝缘层以及与所述第二堆叠结构的第二中心区域叠置的第二上绝缘层，
其中，所述覆盖绝缘层的所述上端部分包括与所述第一上绝缘层相邻的第一上端部分和第二上端部分，并且
其中，所述第一上绝缘层位于所述覆盖绝缘层的所述第一上端部分和所述第二上端部分之间。


8.根据权利要求7所述的半导体装置，
其中，所述第二上端部分位于所述第一上绝缘层和所述第二上绝缘层之间，并且与所述第一上绝缘层相邻，并且
其中，所述第二上端部分的相对于所述基底的第二高度比所述第一上端部分的相对于所述基底的第一高度低。


9.根据权利要求8所述的半导体装置，
其中，所述覆盖绝缘层还包括与所述第二上绝缘层相邻的第三上端部分和第四上端部分，
其中，所述第二上绝缘层位于所述第三上端部分和所...

【专利技术属性】
技术研发人员：黃昌善，石韩松，姜炫求，权炳昊，闵忠基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR