半导体装置和包括其的半导体封装件制造方法及图纸

本公开提供了半导体装置和包括其的半导体封装件。半导体装置包括第一电介质层上的第一缓冲电介质层；按次序布置在第一缓冲电介质层上的第二电介质层和第二缓冲电介质层，第二缓冲电介质层与第一缓冲电介质层接触；以及焊盘互连结构，其穿过第一缓冲电介质层和第二缓冲电介质层，其中焊盘互连结构包括铜和锡。

Semiconductor devices and semiconductor packages thereof

【技术实现步骤摘要】
半导体装置和包括其的半导体封装件相关申请的交叉引用于2018年9月20日在韩国知识产权局提交的标题为“半导体装置和包括其的半导体封装件”的韩国专利申请No.10-2018-0113157以引用方式全文并入本文中。
实施例涉及一种半导体装置和包括其的半导体封装件。
技术介绍
半导体装置因为它们的小尺寸、多功能性和/或低制造成本而广泛用于电子工业中。半导体装置可包含用于存储数据的存储器装置、用于处理数据的逻辑装置和用于同时操作各种功能的混合装置。随着电子工业的先进发展，半导体装置具有高集成度。随着电子工业的先进发展，半导体装置还具有高速度。为了满足半导体装置的高集成度和/或高速度的要求，已经进行了各种研究。
技术实现思路
可通过提供一种半导体装置来实现实施例，所述半导体装置包括：第一电介质层上的第一缓冲电介质层；按次序布置在第一缓冲电介质层上的第二电介质层和第二缓冲电介质层，第二缓冲电介质层与第一缓冲电介质层接触；以及焊盘互连结构，其穿过第一缓冲电介质层和第二缓冲电介质层，其中焊盘互连结构包括铜和锡。可通过提供一种半导体装置来实现实施例，所述半导体装置包括：第一电介质层；第一电介质层上的第二电介质层；以及第一电介质层与第二电介质层之间的焊盘连接器，其中焊盘连接器包括中心部分和包围中心部分的外部，并且其中焊盘连接器的粒度在从外部向中心部分的方向上增加。可通过提供一种半导体封装件来实现实施例，所述半导体封装件包括：封装件衬底；封装件衬底上的第一半导体芯片，第一半导体芯片包括第一半导体层和堆叠在第一半导体层的第一表面上的第一缓冲电介质层；第一半导体芯片上的第二半导体芯片，第二半导体芯片包括第二半导体层和堆叠在第二半导体层的第一表面上的第二缓冲电介质层，第二缓冲电介质层与第一缓冲电介质层接触；以及第一焊盘互连结构，其穿过第一缓冲电介质层和第二缓冲电介质层，其中第一焊盘互连结构包括铜和锡。附图说明通过参照附图详细描述示例性实施例，特征将对于本领域技术人员变得清楚，其中：图1示出了根据一些示例实施例的半导体装置的剖视图；图2示出了显示图1的焊盘连接器的放大图；图3示出了显示图2的部分A的放大图；图4示出了显示根据一些示例实施例的半导体装置的剖视图；图5示出了显示图4的焊盘连接器的放大图；图6示出了显示根据一些示例实施例的半导体封装件的剖视图；图7示出了显示图6的部分B的放大图；图8示出了显示图6的部分C的放大图；图9A至图9E示出了根据一些示例实施例的半导体装置的制造方法中的各阶段的剖视图；图10A至图10C示出了根据一些示例实施例的半导体封装件的制造方法中的各阶段的剖视图。具体实施方式图1示出了根据一些示例实施例的半导体装置的剖视图。图2示出了显示图1的焊盘连接器的放大图。图3示出了显示图2的部分A的放大图。参照图1，第一焊盘120可在第一电介质层110中的第一沟槽T1中。第一焊盘120可包括第一金属焊盘121和第一金属势垒层123。第一金属焊盘121可在第一沟槽T1中，并且在第一沟槽T1中，第一金属势垒层123可在第一金属焊盘121与第一电介质层110之间。第一金属焊盘121可具有彼此面对的(例如，彼此相对的)第一表面121a和第二表面121b。第一金属焊盘121的第一表面121a可在第一电介质层110暴露出来，并且第一金属焊盘121的第二表面121b和侧壁可在第一电介质层110中(例如，可面对第一电介质层110)。第一金属焊盘121的第一表面121a可与第一电介质层110的一个表面110a共面。第一金属势垒层123可包围第一金属焊盘121的侧壁和第二表面121b。第一金属势垒层123可暴露出第一金属焊盘121的第一表面121a和第一电介质层110的一个表面110a。例如，第一电介质层110可包括PETOS层或氧化硅层。例如，第一金属焊盘121可包括铜(Cu)、铝(Al)、镍(Ni)或钨(W)。例如，第一金属势垒层123可包括钛或钽。第二电介质层130可在第一电介质层110上。第二焊盘140可在第二电介质层130中的第二沟槽T2中。第二焊盘140可包括第二金属焊盘141和第二金属势垒层145。第二金属焊盘141可在第二沟槽T2中，并且在第二沟槽T2中，第二金属势垒层145可在第二金属焊盘141与第二电介质层130之间。第二金属焊盘141可具有彼此面对的第一表面141a和第二表面141b。第二金属焊盘141的第一表面141a可在第二电介质层130暴露出来，并且第二金属焊盘141的第二表面141b和侧壁可在第二电介质层130中或者可面对第二电介质层130。第二金属焊盘141的第一表面141a可与第二电介质层130的一个表面130a共面。第二金属势垒层145可包围第二金属焊盘141的侧壁和第二表面141b。第二金属势垒层145可暴露出第二金属焊盘141的第一表面141a和第二电介质层130的一个表面130a。例如，第二电介质层130可包括PETOS层或者氧化硅层。例如，第二金属焊盘141可包括铜(Cu)、铝(Al)、镍(Ni)或钨(W)。例如，第二金属势垒层145可包括钛或钽。第一缓冲电介质层150、第三电介质层160和第二缓冲电介质层170可按次序布置在第一电介质层110的一个表面110a上。第一缓冲电介质层150可覆盖第一金属焊盘121的第一表面121a(例如，的一部分)，其中第一表面121a通过第一电介质层110暴露。例如，第一缓冲电介质层150可包括氮化硅层或碳氮化硅层。第三电介质层160可在第一缓冲电介质层150上。第三电介质层160可覆盖第一缓冲电介质层150的一个表面。例如，第三电介质层160可包括PETOS层或氧化硅层。第二缓冲电介质层170可在第三电介质层160上。例如，第二缓冲电介质层170可包括氮化硅层或碳氮化硅层。第三缓冲电介质层180、第四电介质层190和第四缓冲电介质层200可(例如，在图1中向下)按次序布置在第二电介质层130的一个表面130a上。第三缓冲电介质层180可覆盖第二金属焊盘141的第一表面141a(例如，的一部分)，其中第一表面141a通过第二电介质层130暴露出来。例如，第三缓冲电介质层180可包括氮化硅层或碳氮化硅层。第四电介质层190可在第三缓冲电介质层180上。第四电介质层190可覆盖第三缓冲电介质层180的一个表面。例如，第四电介质层190可包括PETOS层或氧化硅层。第四缓冲电介质层200可在第四电介质层190上。第四缓冲电介质层200和第二缓冲电介质层170可彼此接触。例如，第四缓冲电介质层200可包括氮化硅层或碳氮化硅层。互连结构ICS可在第一电介质层110与第二电介质层130之间。例如，互连结构ICS可在第一电介质层110中的第一焊盘120与第二电介质层130中的第二焊盘140之间。互连结构ICS可穿过第一缓冲电介质层150、第三电介质层160、第二缓冲电介质层170、第三本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一缓冲电介质层，其位于第一电介质层上；/n按次序布置在所述第一缓冲电介质层上的第二电介质层和第二缓冲电介质层，所述第二缓冲电介质层与所述第一缓冲电介质层接触；以及/n焊盘互连结构，其穿过所述第一缓冲电介质层和所述第二缓冲电介质层，/n其中，所述焊盘互连结构包括铜和锡。/n

【技术特征摘要】
20180920 KR 10-2018-01131571.一种半导体装置，包括：
第一缓冲电介质层，其位于第一电介质层上；
按次序布置在所述第一缓冲电介质层上的第二电介质层和第二缓冲电介质层，所述第二缓冲电介质层与所述第一缓冲电介质层接触；以及
焊盘互连结构，其穿过所述第一缓冲电介质层和所述第二缓冲电介质层，
其中，所述焊盘互连结构包括铜和锡。


2.根据权利要求1所述的半导体装置，其中：
所述焊盘互连结构包括焊盘连接器和包围所述焊盘连接器的连接金属势垒层，并且
所述焊盘连接器包括铜和锡。


3.根据权利要求2所述的半导体装置，其中，
所述焊盘互连结构中包含的锡的量在从所述焊盘连接器的外部向所述焊盘连接器的中心部分的方向上减小，并且
所述焊盘互连结构中包含的铜的量在从所述外部向所述中心部分的方向上增大。


4.根据权利要求1所述的半导体装置，其中：
所述焊盘互连结构包括焊盘连接器和包围所述焊盘连接器的连接金属势垒层，并且
所述焊盘连接器的粒度在从所述焊盘连接器的外部向所述焊盘连接器的中心部分的方向上增大。


5.根据权利要求1所述的半导体装置，其中：
所述焊盘互连结构包括焊盘连接器和包围所述焊盘连接器的连接金属势垒层，
所述焊盘连接器包括：
中心部分；
包围所述中心部分的第一中间部分；
包围所述第一中间部分的第二中间部分；以及
包围所述第二中间部分的外部，并且
所述连接金属势垒层包围所述焊盘连接器的外部。


6.根据权利要求5所述的半导体装置，其中，
所述第一中间部分包括Cu3Sn，并且
所述第二中间部分包括Cu6Sn5。


7.根据权利要求5所述的半导体装置，其中，
所述中心部分中包含的铜的量大于所述外部中包含的铜的量，并且
所述中心部分中包含的锡的量小于所述外部中包含的锡的量。


8.根据权利要求1所述的半导体装置，还包括：
第一焊盘，其位于所述第一电介质层中的第一沟槽中；以及
第二焊盘，其位于所述第二电介质层中的第二沟槽中，
其中，所述第一焊盘和所述第二焊盘与所述焊盘互连结构接触。


9.根据权利要求8所述的半导体装置，其中：
所述第一焊盘包括：
第一金属焊盘，其位于所述第一沟槽中；以及
第一金属势垒层，其位于所述第一沟槽中并且位于所述第一金属焊盘与所述第一电介质层之间，并且
所述第二焊盘包括：
第二金属焊盘，其位于所述第二沟槽中；以及
第二金属势垒层，其位于所述第二沟槽中并且位于所述第二金属焊盘与所述第二电介质层之间。


10.根据权利要求1所述的半导体装置，其中：
所述焊盘互连结构包括焊盘连接器和包围所述焊盘连接器的连接金属势垒层，
所述半导体装置还包括：
第三电介质层，其位于所述第一电介质层与所述第一缓冲电介质层之间；以及
第四电介质层，其位于所述第二电介质层与所述第二缓冲电介质层之间，所述焊盘连接器包括：
第一区段，其穿过所述第三电介质层和所述第一缓冲电介质层；以及
第二区段，其穿过所述第四电介质层和所述第二缓冲电介质层，并且
所述第一区段和所述第二区段彼此线性对称。


11.根据权利要求1所述的半导体装置，其中：
所述焊盘互连结构包括焊盘连接器和包围所述焊盘连接器的连接金属势垒层，
所述半导体装置还包括：
第三电介质层，其位于所述第一电介质层与所述第一缓冲电介质层之间；以及
第四电介质层，其位于所述第二电介质层与所述第二缓冲电介质层之间，
所述焊盘连接器包括：
第一区段，其穿过所述第三电介质层和所述第一缓冲电介质层；以及
第二区段，其穿过所述第四电介质层和所述第二缓冲电介质层，并且
所述第一区段和所述第二区段在反方向上关于划分所述第一区段和所述第二区段的平面彼此偏移。


12.根据权利要求1所述的半导体装置，其中，
所述第一电介质层和所述第二电介质层各自包括氧化硅层或PETOS层，并且
所述第一缓冲电介质层和所述第二缓冲电介质层各自包括...

【专利技术属性】
技术研发人员：崔朱逸，姜泌圭，金会哲，罗勋奏，朴宰亨，孙成旻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR