分时电控电路和高压驱动器制造技术

本实用新型专利技术适用于电路设计技术领域，提供了一种分时电控电路和高压驱动器。该分时电控电路包括欠压锁存模块、分时驱动模块和放电管；欠压锁存模块接收外部驱动信号源的驱动信号，根据外部使能信号源的使能信号输出第一驱动信号给分时驱动模块，输出第二驱动信号给放电管；分时驱动模块根据第一驱动信号控制外部高压功率管充电或放电；在外部高压功率管放电时，放电管根据第二驱动信号对外部高压功率管的漏极的电压进行泄放。本实用新型专利技术结构简单、体积小、功耗低且适应性好，在满足高压功率管的开启电压的同时，减掉了传统的外围储能电容，降低了高压驱动器的复杂度，可靠性高。

Time sharing electronic control circuit and high voltage driver

【技术实现步骤摘要】
分时电控电路和高压驱动器
本技术属于电路设计
，尤其涉及一种分时电控电路和高压驱动器。
技术介绍
高压驱动器主要用于功率放大器的电源调制系统中，驱动高压功率管，输出调制电压。现阶段高压功率管产品的栅源击穿电压约为20V，所以高压驱动器需引入中间电压产生单元为高压功率管提供合适电压。但传统高压驱动器产生中间电压的电路存在可靠性低的问题。
技术实现思路
有鉴于此，本技术实施例提供了一种分时电控电路和高压驱动器，以解决传统高压驱动器产生中间电压的电路存在可靠性低的问题。本技术实施例第一方面提供了一种分时电控电路，包括：欠压锁存模块、分时驱动模块和放电管；所述欠压锁存模块的输入端适于与外部驱动信号源连接，使能端适于与外部使能信号源连接，第一输出端与所述分时驱动模块的输入端连接，第二输出端与所述放电管的第一端连接；所述分时驱动模块的输出端适于与外部高压功率管的栅极连接；所述放电管的第二端适于与外部高压功率管的漏极连接；所述欠压锁存模块接收外部驱动信号源的驱动信号，根据外部使能信号源的使能信号输出第一驱动信号给所述分时驱动模块，输出第二驱动信号给所述放电管；所述分时驱动模块根据所述第一驱动信号控制所述外部高压功率管充电或放电；在外部高压功率管放电时，所述放电管根据所述第二驱动信号对外部高压功率管的漏极的电压进行泄放。可选的，所述分时驱动模块包括：逻辑单元、第一电流源、第二电流源、第三电流源、第四电流源、第一开关元件、第二开关元件、第三开关元件和第四开关元件；所述逻辑单元的输入端与所述欠压锁存模块的第一输出端连接，所述逻辑单元的第一输出端与所述第一开关元件的信号端连接，所述逻辑单元的第二输出端与所述第二开关元件的信号端连接，所述逻辑单元的第三输出端与所述第三开关元件的信号端连接，所述逻辑单元的第四输出端与所述第四开关元件的信号端连接；所述第一开关元件的第一端与所述第一电流源的第二端连接，所述第一开关元件的第二端与所述外部高压功率管的栅极和第二开关元件的第一端均连接；所述第二开关元件的第二端与所述第二电流源的第一端连接；所述第三开关元件的第一端与所述第三电流源的第二端连接，所述第三开关元件的第二端与所述外部高压功率管的栅极和第四开关元件的第一端均连接；所述第四开关元件的第二端与所述第四电流源的第一端连接；所述第一电流源的第一端和所述第三电流源的第一端均与外部电源连接，所述第二电流源的第二端和所述第四电流源的第二端均接地。可选的，所述分时驱动模块还包括：箝位器；所述箝位器的第一端与所述第三电流源的第一端连接，所述箝位器的第二端与所述第三开关元件的第二端连接。可选的，所述分时驱动模块还包括：逻辑单元、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻；所述逻辑单元的输入端与所述欠压锁存模块的第一输出端连接，所述逻辑单元的第一输出端与所述第一NMOS管的栅极连接，所述逻辑单元的第二输出端与所述第二NMOS管的栅极连接，所述逻辑单元的第三输出端与所述第三NMOS管的栅极连接，所述逻辑单元的第四输出端与所述第四NMOS管的栅极连接；所述第一NMOS管的源极与所述第一电阻的第二端和所述第一PMOS管的栅极连接，所述第一NMOS管的漏极与所述第二电阻的第一端连接；所述第二NMOS管的源极与所述第一PMOS管的漏极和所述外部高压功率管的栅极连接，所述第二NMOS管的漏极与所述第三电阻的第一端连接；所述第三NMOS管的源极与所述第四电阻的第二端和所述第二PMOS管的栅极连接，所述第三NMOS管的漏极与所述第五电阻的第一端连接；所述第四NMOS管的源极与所述第二PMOS管的漏极和所述外部高压功率管的栅极连接，所述第四NMOS管的漏极与所述第六电阻的第一端连接；所述第一电阻的第一端、第一PMOS管的源极、第四电阻的第一端和第二PMOS管的源极均与外部电源连接；所述第二电阻的第二端、所述第三电阻的第二端、所述第五电阻的第二端和所述第六电阻的第二端均接地。可选的，所述分时驱动模块还包括：第一二极管和第二二极管；所述第一二极管的阳极与所述外部高压功率管的栅极连接，所述第一二极管的阴极与所述第二二极管的阳极连接，第二二极管的阴极与外部电源连接。可选的，所述分时电控电路还包括：为所述欠压锁存模块提供预设电压的电压转换模块；所述电压转换模块的输入端适于与外部电源连接，输出端与所述欠压锁存模块的电压端连接。可选的，所述分时电控电路还包括：对所述使能信号进行延迟的延迟模块；所述延迟模块的输入端适于与所述外部使能信号源连接，所述延迟模块的输出端与所述欠压锁存模块的使能端连接。可选的，所述分时电控电路还包括：电平移位模块；所述电平移位模块的输入端与所述欠压锁存模块的第一输出端连接，所述电平移位模块的输出端与所述分时驱动模块的输入端连接。可选的，所述放电管为NMOS管。本技术实施例第二方面提供了一种高压驱动器，包括高压功率管和功率放大器，还包括如实施例第一方面提供的任一项所述的分时电控电路；其中，所述功率放大器的第一端与所述高压功率管的漏极连接，所述功率放大器的第二端接地。本技术实施例与现有技术相比存在的有益效果是：该分时电控电路主要包括欠压锁存模块、分时驱动模块和放电管，结构简单，成本低，简化了驱动器的体积，功耗低且适应性好；其中，欠压锁存模块接收外部驱动信号源的驱动信号，根据外部使能信号源的使能信号输出第一驱动信号给分时驱动模块，输出第二驱动信号给放电管，分时驱动模块根据第一驱动信号控制外部高压功率管充电或放电，在外部高压功率管放电时，放电管根据所述第二驱动信号对外部高压功率管的漏极的电压进行泄放，使得本实施例的驱动电路在满足高压功率管的开启电压的同时，减掉了传统的外围储能电容，降低了高压驱动器的复杂度，可靠性高。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本技术实施例提供的分时电控电路的结构示意图；图2是本技术实施例提供的另一种分时电控电路的结构示意图；图3是本技术实施例提供的分时驱动模块的电路图；图4是本技术实施例提供的另一种分时驱动模块的电路图；图5是本技术实施例提供的逻辑单元输出的四种信号的波形示意图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本技术。在其它本文档来自技高网...

【技术保护点】
1.一种分时电控电路，其特征在于，包括：欠压锁存模块、分时驱动模块和放电管；/n所述欠压锁存模块的输入端适于与外部驱动信号源连接，使能端适于与外部使能信号源连接，第一输出端与所述分时驱动模块的输入端连接，第二输出端与所述放电管的第一端连接；所述分时驱动模块的输出端适于与外部高压功率管的栅极连接；所述放电管的第二端适于与外部高压功率管的漏极连接；/n所述欠压锁存模块接收外部驱动信号源的驱动信号，根据外部使能信号源的使能信号输出第一驱动信号给所述分时驱动模块，输出第二驱动信号给所述放电管；所述分时驱动模块根据所述第一驱动信号控制所述外部高压功率管充电或放电；在外部高压功率管放电时，所述放电管根据所述第二驱动信号对外部高压功率管的漏极的电压进行泄放。/n

【技术特征摘要】
1.一种分时电控电路，其特征在于，包括：欠压锁存模块、分时驱动模块和放电管；
所述欠压锁存模块的输入端适于与外部驱动信号源连接，使能端适于与外部使能信号源连接，第一输出端与所述分时驱动模块的输入端连接，第二输出端与所述放电管的第一端连接；所述分时驱动模块的输出端适于与外部高压功率管的栅极连接；所述放电管的第二端适于与外部高压功率管的漏极连接；
所述欠压锁存模块接收外部驱动信号源的驱动信号，根据外部使能信号源的使能信号输出第一驱动信号给所述分时驱动模块，输出第二驱动信号给所述放电管；所述分时驱动模块根据所述第一驱动信号控制所述外部高压功率管充电或放电；在外部高压功率管放电时，所述放电管根据所述第二驱动信号对外部高压功率管的漏极的电压进行泄放。


2.如权利要求1所述的分时电控电路，其特征在于，所述分时驱动模块包括：逻辑单元、第一电流源、第二电流源、第三电流源、第四电流源、第一开关元件、第二开关元件、第三开关元件和第四开关元件；
所述逻辑单元的输入端与所述欠压锁存模块的第一输出端连接，所述逻辑单元的第一输出端与所述第一开关元件的信号端连接，所述逻辑单元的第二输出端与所述第二开关元件的信号端连接，所述逻辑单元的第三输出端与所述第三开关元件的信号端连接，所述逻辑单元的第四输出端与所述第四开关元件的信号端连接；
所述第一开关元件的第一端与所述第一电流源的第二端连接，所述第一开关元件的第二端与所述外部高压功率管的栅极和第二开关元件的第一端均连接；所述第二开关元件的第二端与所述第二电流源的第一端连接；
所述第三开关元件的第一端与所述第三电流源的第二端连接，所述第三开关元件的第二端与所述外部高压功率管的栅极和第四开关元件的第一端均连接；所述第四开关元件的第二端与所述第四电流源的第一端连接；
所述第一电流源的第一端和所述第三电流源的第一端均与外部电源连接，所述第二电流源的第二端和所述第四电流源的第二端均接地。


3.如权利要求2所述的分时电控电路，其特征在于，所述分时驱动模块还包括：箝位器；
所述箝位器的第一端与所述第三电流源的第一端连接，所述箝位器的第二端与所述第三开关元件的第二端连接。


4.如权利要求1所述的分时电控电路，其特征在于，所述分时驱动模块还包括：逻辑单元、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻；
所述逻辑单元的输入端与所述欠压锁存模块的第一输出端连接，所述逻辑单元的第一输出端与所述第一NMO...

【专利技术属性】
技术研发人员：赵永瑞，史亚盼，张浩，师翔，
申请(专利权)人：河北新华北集成电路有限公司，
类型：新型
国别省市：河北;13