鉴频电路和方法技术

本发明专利技术公开了鉴频电路和方法。用于鉴频器电路的系统和方法包括：跳变检测器，被配置为接收数据输入并基于数据输入中的跳变提供第一边沿输出；第一电路，被配置为生成第二边沿输出；第二电路，被配置为生成第三边沿输出；以及组合逻辑，被配置为当第一边沿输出、第二边沿输出和第三边沿输出中的至少两个为高时，输出UP输出，并且被配置为当第一边沿输出、第二边沿输出和第三边沿输出都为低时，输出DOWN输出。

Frequency discrimination circuit and method

【技术实现步骤摘要】
鉴频电路和方法相关申请的交叉引用本申请要求享有2018年9月18日提交的标题为“EFFICIENTFREQUENCYDETECTORSFORCLOCKANDDATARECOVERYCIRCUITS(用于时钟和数据恢复电路的高效鉴频器)”的美国临时专利申请第62/732,942号的优先权和权益，在此通过全文引用的方式将其内容并入本文。
本公开的一些实施例一般涉及用在时钟和数据恢复(CDR)中的频率采集和bangbang鉴相器。
技术介绍
串行链路包括经由信道连接至接收器的发射器。接收器通常包括被配置成生成与输入数据的相位对齐的时钟的电路。图1描绘了被配置成将局部生成的时钟与输入数据信号对齐的现有技术的CDR电路。参考图1，现有技术的CDR系统100包括对输入数据进行采样并将数据提供至bangbang鉴相器120的数据和交叉限幅器110。bangbang鉴相器120确定由压控振荡器(VCO)130生成的时钟的相位是否与输入数据对齐(例如同相)。bangbang鉴相器120具有3个状态，包括早期阶段、晚期阶段、或者不存本文档来自技高网...

【技术保护点】
1.一种鉴频器电路，包括：/n跳变检测器，被配置为接收数据输入并基于所述数据输入中的跳变提供第一边沿输出；/n第一电路，被配置为生成第二边沿输出；/n第二电路，被配置为生成第三边沿输出；以及/n组合逻辑，被配置为：/n当所述第一边沿输出、所述第二边沿输出和所述第三边沿输出中的至少两个为高时，输出UP输出；并且/n当所述第一边沿输出、所述第二边沿输出和所述第三边沿输出都为低时，输出DOWN输出。/n

【技术特征摘要】
20180918 US 62/732,942;20181120 US 16/197,2521.一种鉴频器电路，包括：
跳变检测器，被配置为接收数据输入并基于所述数据输入中的跳变提供第一边沿输出；
第一电路，被配置为生成第二边沿输出；
第二电路，被配置为生成第三边沿输出；以及
组合逻辑，被配置为：
当所述第一边沿输出、所述第二边沿输出和所述第三边沿输出中的至少两个为高时，输出UP输出；并且
当所述第一边沿输出、所述第二边沿输出和所述第三边沿输出都为低时，输出DOWN输出。


2.根据权利要求1所述的鉴频器电路，其中，所述第一电路包括第一延迟电路，并且所述第二电路包括第二延迟电路。


3.根据权利要求1所述的鉴频器电路，其中所述组合逻辑包括：
DOWN逻辑；以及
UP逻辑。


4.根据权利要求3所述的鉴频器电路，其中所述DOWN逻辑包括：
具有第一输入、第二输入和第三输入的AND门；
第一反相器，被配置为接收所述第一边沿输出并连接到所述第一输入；
第二反相器，被配置为接收所述第二边沿输出并连接到所述第二输入；以及
第三反相器，被配置为接收所述第三边沿输出并连接到所述第三输入。


5.根据权利要求3所述的鉴频器电路，其中所述UP逻辑包括：
具有第一输入、第二输入和第三输入的OR门；
第一AND门，被配置为接收所述第一边沿输出和所述第二边沿输出，并将第一输出提供到所述OR门的所述第一输入；
第二AND门，被配置为接收所述第一边沿输出和所述第三边沿输出，并将第二输出提供到所述OR门的所述第二输入；以及
第三AND门，被配置为接收所述第二边沿输出和所述第三边沿输出，并将第三输出提供到所述OR门的所述第三输入。


6.根据权利要求1所述的鉴频器电路，其中所述组合逻辑进一步包括：选择电路，所述选择电路被配置为根据选择信号对鉴频器到鉴相器的操作进行转换。


7.一种鉴频方法，包括：
对数据输入进行采样以获得所述数据输入的奇数数据样本(Dodd)；
对所述数据输入进行采样以获得所述数据输入的奇数交叉样本(Xodd)；
对所述数据输入进行采样以获得所述数据输入的偶数数据样本(Deven)；
对所述数据输入进行采样以获得所述数据输入的偶数交叉样本(Xeven)；
根据所述奇数数据样本(Dodd)、所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)生成UP奇数信号；
根据所述奇数数据样本(Dodd)、所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)生成DOWN奇数信号；
根据所述偶数数据样本(Deven)、所述偶数交叉样本(Xeven)和所述奇数数据样本(Dodd)生成UP偶数信号；以及
根据所述偶数数据样本(Deven)、所述偶数交叉样本(Xeven)和所述奇数数据样本(Dodd)生成DOWN偶数信号。


8.根据权利要求7所述的鉴频方法，其中，根据所述奇数数据样本(Dodd)、所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)生成UP奇数信号包括：
根据所述奇数数据样本(Dodd)和所述奇数交叉样本(Xodd)确定奇数第一边沿信号，其中当所述奇数数据样本(Dodd)和所述奇数交叉样本(Xodd)具有不同的值时，所述奇数第一边沿信号为高；
根据所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)确定奇数第二边沿信号，其中当所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)具有不同的值时，所述奇数第二边沿信号为高；以及
当所述奇数第一边沿信号和所述奇数第二边沿信号都为高时，输出所述UP奇数信号。


9.根据权利要求7所述的鉴频方法，其中，根据所述奇数数据样本(Dodd)、所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)生成DOWN奇数信号包括：
根据所述奇数数据样本(Dodd)和所述奇数交叉样本(Xodd)确定奇数第一边沿信号，其中当所述奇数数据样本(Dodd)和所述奇数交叉样本(Xodd)具有不同的值时，所述奇数第一边沿信号为高；
根据所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)确定奇数第二边沿信号，其中当所述奇数交叉样本(Xodd)和所述偶数数据样本(Deven)具有不同的值时，所述奇数第二边沿信号为高；以及
当所述奇数第一边沿信号和所述奇数第二边沿信号都为低时，输出所述DOWN奇数信号。


10.根据权利要求7所述的鉴频方法，其中，根据所述偶数数据样本(Deven)、所述偶数交叉样本(Xeve...

【专利技术属性】
技术研发人员：瓦朗坦·艾布拉姆宗，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国;KR