【技术实现步骤摘要】
一种基于多芯片级联控制的数字钟电路
本技术涉及时钟
，尤其涉及到一种基于多芯片级联控制的数字钟电路。
技术介绍
目前在数字钟的设计方面芯片的使用非常广泛，但是仅仅停留在单个，或者两个芯片基础上应用，对于多个芯片的级联运用非常有限，特别是系统深入的应用，并未充分发挥其自身的特点和优点。并且电路单一，简单，实用性不强，设计思想和方法陈旧，阻碍了功能的扩展和实现，应用范围受到很大的局限。综上所述，如何提供一种实用性强、稳定性高且便于电路的后期扩展是本领域技术人员急需解决的问题。
技术实现思路
本方案针对上文提到的问题和需求，提出一种基于多芯片级联控制的数字钟电路，其由于采取了如下技术方案而能够解决上述技术问题。为了达到上述目的，本技术提供如下技术方案：一种基于多芯片级联控制的数字钟电路，包括：控制模块、计时模块和显示模块，所述控制模块包括暂停控制单元、清零控制单元和置数控制单元；所述计时模块包括秒钟计数电路、分钟计数电路、时钟计数电路和脉冲信号发生电路，所述暂停控制单元用于控制所述脉冲信号发生...
【技术保护点】
1.一种基于多芯片级联控制的数字钟电路，其特征在于，包括：/n控制模块(1)，所述控制模块(1)包括暂停控制单元(11)、清零控制单元(12)和置数控制单元(13)；/n计时模块(2)，所述计时模块(2)包括秒钟计数电路(21)、分钟计数电路(22)、时钟计数电路(23)和脉冲信号发生电路(24)，所述暂停控制单元(11)用于控制所述脉冲信号发生电路(24)的脉冲信号的输出，所述清零控制单元(12)用于控制所述秒钟计数电路(21)、所述分钟计数电路(22)和所述时钟计数电路(23)清零，所述置数控制单元(13)用于控制所述秒钟计数电路(21)、所述分钟计数电路(22)和所述...
【技术特征摘要】
1.一种基于多芯片级联控制的数字钟电路，其特征在于，包括：
控制模块(1)，所述控制模块(1)包括暂停控制单元(11)、清零控制单元(12)和置数控制单元(13)；
计时模块(2)，所述计时模块(2)包括秒钟计数电路(21)、分钟计数电路(22)、时钟计数电路(23)和脉冲信号发生电路(24)，所述暂停控制单元(11)用于控制所述脉冲信号发生电路(24)的脉冲信号的输出，所述清零控制单元(12)用于控制所述秒钟计数电路(21)、所述分钟计数电路(22)和所述时钟计数电路(23)清零，所述置数控制单元(13)用于控制所述秒钟计数电路(21)、所述分钟计数电路(22)和所述时钟计数电路(23)置数，所述分钟计数电路(22)分别与所述秒钟计数电路(21)和所述时钟计数电路(23)电连接，所述清零控制单元包括秒钟清零、分钟清零和时钟清零；
显示模块(3)，所述秒钟计数电路(21)连接两个显示模块(3)，所述分钟计数电路(22)连接两个显示模块(3)，所述时钟计数电路(23)连接两个显示模块(3)。
2.根据权利要求1所述的基于多芯片级联控制的数字钟电路，其特征在于,所述秒钟计数电路(21)包括第一六十进制集成计数器和第一与非门，所述第一六十进制集成计数器由第一十进制计数器和第二十进制计数器级联构成，所述第二十进制计数器产生进位数字信号，所述数字信号输入所述第一与非门进行运算，所述第一与非门将运算后数字信号输出形成第一输出信号，所述第一输出信号一方面接至所述分钟计数电路(22)的脉冲输入端，另一方面接至第一接口，所述第一接口与所述第一十进制计数器和所述第二十进制计数器的LOAD置数端相连接进行计数。
3.根据权利要求2所述的基于多芯片级联控制的数字钟电路，其特征在于,所述分钟计数电路(22)包括第二六十进制集成计数器和第二与非门，所述第二六十进制集成计数器由第三十进制计数器和第四十进制计数器级联构成，所述第四十进制计数器产生进位数字信号，所述数字信号输入所述第二与非门进行运算，所述第二与非门将运算后数字信号输出形成第二输出信号，所述第二输出信号一方面接至所述时钟计数电路(23)的脉冲输入端，另一方面接至第二接口，所述第二接口与所述第三十进制计数器和所述第四十进制计数器的LOAD置数端相连接进行计数。
4.根据权利要求1所述的基于多芯片级联控制的数字钟电路，其特征在于,所述时钟计数电路(23)包括二十四进制集成计数器和第三与非门，...
【专利技术属性】
技术研发人员：陆兴旺，成泽，袁浩，李龙，李保雄，
申请(专利权)人：陆兴旺，
类型：新型
国别省市：甘肃;62
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。