一种通过SOC测试HDMI的PLL稳定性的方法技术

本发明专利技术提出一种通过SOC测试HDMI的PLL稳定性的方法，SOC控制HDMI信号输出，包括如下步骤：S1：获取SOC的基准时钟晶体的标称频率值为A Hz；S2：测量SOC的基准时钟晶体的实际频率值为B Hz；S3：通过[(B‑A)/A]计算出SOC的基准时钟晶体的频偏为C PPM；S4：测量SOC的基准时钟晶体经过PLL后输出的HDMI信号的实际频率值为D Hz；S5：获取SOC设定的HDMI信号的输出标称频率值为E Hz；S6：通过[(D‑E)/E]计算出HDMI信号的频偏为F PPM；根据F PPM与C PPM差值的绝对值即可判断出HDMI的PLL稳定性。

A method to test the PLL stability of HDMI by SOC

【技术实现步骤摘要】
一种通过SOC测试HDMI的PLL稳定性的方法
本专利技术涉及HDMI视频领域，尤其涉及一种通过SOC测试HDMI的PLL稳定性的方法。
技术介绍
锁相环(PLL：PhaseLockedLoop)在SOC(SystemOnChip)中占用举足轻重的作用，尤其是高清多媒体接口HDMI(HighDefinitionMultimediaInterface)的PLL稳定与否，决定了在SOC中HDMI信号能否正常输出；现有的技术都是通过示波器来测量HDMI输出信号的抖动，根据HDMI输出信号的抖动得出HDMI的PLL稳定性，通过示波器测量需还需要有源探头，示波器和有源探头的价格昂贵；故，急需一种操作简单、成本低的HDMI的PLL稳定性的测试方法。
技术实现思路
为了解决上述问题，本专利技术提出一种成本低、操作简单的通过SOC测试HDMI的PLL稳定性的方法。本专利技术通过以下技术方案实现的：本专利技术提出一种通过SOC测试HDMI的PLL稳定性的方法，SOC控制HDMI信号输出，所述通过SOC测试HDMI的PLL稳定性本文档来自技高网...

【技术保护点】
1.一种通过SOC测试HDMI的PLL稳定性的方法，SOC控制HDMI信号输出，其特征在于，所述通过SOC测试HDMI的PLL稳定性的方法包括如下步骤：/nS1：获取SOC的基准时钟晶体的标称频率值为A Hz；/nS2：测量SOC的基准时钟晶体的实际频率值为B Hz；/nS3：通过[(B-A)/A]计算出SOC的基准时钟晶体的频偏为C PPM；/nS4：测量SOC的基准时钟晶体经过PLL后输出的HDMI信号的实际频率值为D Hz；/nS5：获取SOC设定的HDMI信号的输出标称频率值为E Hz；/nS6：通过[(D-E)/E]计算出HDMI信号的频偏为F PPM。/n

【技术特征摘要】
1.一种通过SOC测试HDMI的PLL稳定性的方法，SOC控制HDMI信号输出，其特征在于，所述通过SOC测试HDMI的PLL稳定性的方法包括如下步骤：
S1：获取SOC的基准时钟晶体的标称频率值为AHz；
S2：测量SOC的基准时钟晶体的实际频率值为BHz；
S3：通过[(B-A)/A]计算出SOC的基准时钟晶体的频偏为CPPM；
S4：测量SOC的基准时钟晶体经过PLL后输出的HDMI信号的实际频率值为DHz；
S5：获取SOC设定的HDMI信号的输出标称频率值为EHz；
S6...

【专利技术属性】
技术研发人员：王政，冯杰，张坤，
申请(专利权)人：晶晨半导体深圳有限公司，
类型：发明
国别省市：广东;44