半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置及其制造方法，目在于实现稳定的耐压特性、与断开时的泄漏电流的降低相伴的低断开损耗化、截止动作的控制性提高及截止时的断路能力的提高。N缓冲层(15)具备：第1缓冲层(15a)，其与有源层接合，具有1个杂质浓度的峰值点；以及第2缓冲层(15bs)，其与第1缓冲层(15a)及N

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及具有IGBT、二极管等功率半导体元件的半导体装置。
技术介绍
现有的沟槽栅型IGBT及PIN二极管等纵向型的半导体装置具有纵向构造区域。在IGBT的情况下，包含N型漂移层、N型缓冲层及P型集电极层的区域为纵向构造区域，在二极管的情况下，包含N型漂移层、N型缓冲层及N型阴极层的区域为纵向构造区域。在专利文献1中公开了具有纵向构造的IGBT。就具有纵向构造区域的IGBT或二极管等现有的纵向型的半导体装置而言，作为制造半导体装置的Si晶片，有时替代通过外延生长制造的晶片而使用通过FZ法制造的晶片。此时，晶片的纵向构造区域例如IGBT的N型缓冲层具有高杂质浓度，并且直至与N型漂移层的接合部为止其杂质分布具有陡峭的梯度。专利文献1：国际公开第2014/054121号具有纵向构造的半导体装置的缓冲层的上述那样的杂质分布存在截止动作的控制性差，且导致截止时的断路能力的降低等各种问题。
技术实现思路
在本专利技术中，其目的在于解决上述那样的问题，在具有纵向构造的半导体装置中，实现稳定的耐压特性、与断开时的泄漏电流的降低相伴的低断开损耗化、截止动作的控制性提高、及截止时的断路能力的提高。本专利技术的半导体装置具备：半导体基体，其具有一个主面及另一个主面，该半导体基体包含第1导电型的漂移层作为主要结构部；第1导电型的缓冲层，其在半导体基体内，相对于漂移层在另一个主面侧与漂移层相邻地形成；有源层，其形成于半导体基体的另一个主面之上，具有第1及第2导电型中的至少一种导电型；第1电极，其形成于半导体基体的一个主面之上；以及第2电极，其形成于有源层之上，缓冲层具备：第1缓冲层，其与有源层接合，具有1个杂质浓度的峰值点；以及第2缓冲层，其与第1缓冲层及漂移层接合，具有至少1个杂质浓度的峰值点，该第2缓冲层的最大杂质浓度比第1缓冲层低，第1缓冲层的峰值点的杂质浓度比漂移层的杂质浓度高，第2缓冲层的杂质浓度在第2缓冲层的整个区域比漂移层的杂质浓度高。专利技术的效果就本专利技术的半导体装置而言，由于第1缓冲层的峰值点的杂质浓度比漂移层的杂质浓度高，第2缓冲层的杂质浓度在第2缓冲层的整个区域比漂移层的杂质浓度高，因此实现稳定的耐压特性、与断开时的泄漏电流的降低相伴的低断开损耗化、截止动作的控制性提高、及截止时的断路能力的提高。附图说明图1是成为本专利技术的基本构造的沟槽栅型IGBT的剖视图。图2是成为本专利技术的基本构造的PIN二极管的剖视图。图3是成为本专利技术的基本构造的RFC(RelaxedFieldofCathode)二极管的剖视图。图4是图1至图3所示的纵向型的半导体装置的俯视图。图5是表示IGBT的制造工序的剖视图。图6是表示IGBT的制造工序的剖视图。图7是表示IGBT的制造工序的剖视图。图8是表示IGBT的制造工序的剖视图。图9是表示IGBT的制造工序的剖视图。图10是表示IGBT的制造工序的剖视图。图11是表示IGBT的制造工序的剖视图。图12是表示IGBT的制造工序的剖视图。图13是表示IGBT的制造工序的剖视图。图14是表示IGBT的制造工序的剖视图。图15是表示IGBT的制造工序的剖视图。图16是表示IGBT的制造工序的剖视图。图17是表示IGBT的制造工序的剖视图。图18是表示RFC二极管的制造工序的剖视图。图19是表示RFC二极管的制造工序的剖视图。图20是表示RFC二极管的制造工序的剖视图。图21是表示RFC二极管的制造工序的剖视图。图22是表示RFC二极管的制造工序的剖视图。图23是表示RFC二极管的制造工序的剖视图。图24是表示RFC二极管的制造工序的剖视图。图25是表示RFC二极管的制造工序的剖视图。图26是表示RFC二极管的制造工序的剖视图。图27是表示本专利技术提出的纵向构造区域的见解的说明图。图28是表示本专利技术提出的纵向构造区域的见解的说明图。图29是表示本专利技术提出的纵向构造区域的见解的说明图。图30是沟槽栅型IGBT的有源单元区域的剖视图。图31是PIN二极管的有源单元区域的剖视图。图32是RFC二极管的有源单元区域的剖视图。图33是表示第1构造及第2构造的杂质分布的图。图34是图33的区域A3的放大图。图35是表示第2缓冲层的载流子寿命和退火温度的关系的图。图36是表示第2构造的第1缓冲层及第2缓冲层的由光致发光法得到的光谱测定结果的图。图37是表示IGBT的截止波形的图。图38是表示二极管的恢复波形的图。图39是表示RFC二极管的阶跃(snap-off)电压和积蓄电荷量的相对于电源电压的特性的图。图40是表示RFC二极管的低温下的恢复波形的图。图41是表示RFC二极管的低温下的恢复波形的图。图42是表示安全工作温度和第2缓冲层的退火温度的关系的图。图43是针对第2构造的N缓冲层而示出4种杂质分布的图。图44是表示RFC二极管的反向偏置时的泄漏电流密度和反向偏置电压的关系的图。图45是表示应用了样品1-3的杂质分布后的RFC二极管的恢复波形的图。图46是表示从图45的恢复波形提取出的阶跃电压和电源电压的关系的图。图47是表示应用了样品1-3的杂质分布后的RFC二极管的二极管性能的图。图48是表示能够保证与样品1同等的二极管性能的第2缓冲层的杂质分布的图。图49是表示应用了样品1、5、6的杂质分布后的RFC二极管的二极管性能的图。图50是表示IGBT的截止波形的图。图51是表示IGBT的截止动作时的阶跃电压和电源电压的关系的图。图52是表示IGBT的阶跃电压和第2缓冲层的总有效剂量的关系的图。图53是表示RFC二极管的低温下的恢复动作中的安全工作温度及积蓄电荷量与第2缓冲层的总有效剂量的关系的图。图54是表示RFC二极管的从273K至298K的恢复动作时的破坏波形的图。图55是表示RFC二极管的恢复波形的图。图56是表示图55的解析点处的电流密度分布的图。图57是针对对比例的RFC二极管，示出图55的解析点处的PIN二极管区域的电子浓度分布的图。图58是针对对比例的RFC二极管，示出图55的解析点处的PIN二极管区域的空穴浓度分布的图。图59是针对对比例的RFC二极管，示出图55的解析点处的PIN二极管区域的电场强度分布的图。图60是针对对比例的RFC二极管，示出图55的解析点处的PNP晶体管区域的电子浓度分布的图。图61是针对对比例的RFC二极管，示出图55的解析点处的PNP晶体管区域的空穴浓度分布的图。图62是针对对比例的RFC二极管，示出图55的解析点处的PNP晶体本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具备：/n半导体基体，其具有一个主面及另一个主面，该半导体基体包含第1导电型的漂移层作为主要结构部；/n第1导电型的缓冲层，其在所述半导体基体内，相对于所述漂移层在另一个主面侧与所述漂移层相邻地形成；/n有源层，其形成于所述半导体基体的另一个主面之上，具有第1及第2导电型中的至少一种导电型；/n第1电极，其形成于所述半导体基体的一个主面之上；以及/n第2电极，其形成于所述有源层之上，/n所述缓冲层具备：/n第1缓冲层，其与所述有源层接合，具有1个杂质浓度的峰值点；以及/n第2缓冲层，其与所述第1缓冲层及所述漂移层接合，具有至少1个杂质浓度的峰值点，该第2缓冲层的最大杂质浓度比所述第1缓冲层低，/n所述第1缓冲层的所述峰值点的杂质浓度比所述漂移层的杂质浓度高，/n所述第2缓冲层的杂质浓度在所述第2缓冲层的整个区域比所述漂移层的杂质浓度高。/n

【技术特征摘要】
20180817 JP 2018-1535711.一种半导体装置，其具备：
半导体基体，其具有一个主面及另一个主面，该半导体基体包含第1导电型的漂移层作为主要结构部；
第1导电型的缓冲层，其在所述半导体基体内，相对于所述漂移层在另一个主面侧与所述漂移层相邻地形成；
有源层，其形成于所述半导体基体的另一个主面之上，具有第1及第2导电型中的至少一种导电型；
第1电极，其形成于所述半导体基体的一个主面之上；以及
第2电极，其形成于所述有源层之上，
所述缓冲层具备：
第1缓冲层，其与所述有源层接合，具有1个杂质浓度的峰值点；以及
第2缓冲层，其与所述第1缓冲层及所述漂移层接合，具有至少1个杂质浓度的峰值点，该第2缓冲层的最大杂质浓度比所述第1缓冲层低，
所述第1缓冲层的所述峰值点的杂质浓度比所述漂移层的杂质浓度高，
所述第2缓冲层的杂质浓度在所述第2缓冲层的整个区域比所述漂移层的杂质浓度高。


2.根据权利要求1所述的半导体装置，其中，
所述第2缓冲层为各自具有一个杂质浓度的峰值点的多个子缓冲层的层叠构造，
所述多个子缓冲层中的最靠另一个主面侧的子缓冲层即第1子缓冲层与所述第1缓冲层接合，
各所述多个子缓冲层的最大杂质浓度与在所述另一个主面侧相邻的所述子缓冲层的最大杂质浓度相等或更大。

【专利技术属性】
技术研发人员：中村胜光，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP