半导体装置、以及半导体装置的制造方法制造方法及图纸

得到抑制使用铜的电极与使用铜的引线的接合形成中的铜电极与引线的接合不良的产生的半导体装置。一种半导体装置，具备：半导体基板(1)；铜电极层(2)，形成于半导体基板(1)上；金属薄膜层(3)，形成于铜电极层(2)上，与外周部相比在内侧具有使铜电极层(2)露出的开口部(31)，所述金属薄膜层(3)防止铜电极层(2)的氧化；以及以铜为主要成分的布线构件(4)，具有覆盖开口部(31)的接合区域(20)，所述布线构件(4)接合于金属薄膜层(3)且在开口部(31)处接合于铜电极层(2)。

Semiconductor device and manufacturing method of semiconductor device

【技术实现步骤摘要】
【国外来华专利技术】半导体装置、以及半导体装置的制造方法
本专利技术涉及使用铜电极的半导体装置以及使用铜电极的半导体装置的制造方法。
技术介绍
作为以往的半导体装置，公开了在半导体元件上设置铜凸块并铜引线(wire)连接于铜凸块上的半导体装置。另外，公开了为了防止铜凸块氧化而在铜凸块上形成了防氧化膜的半导体装置(例如，专利文献1)。现有技术文献专利文献专利文献1：日本特开2014-22692号公报(第6页，第3图)
技术实现思路
然而，在以往的半导体装置中将铜引线接合于铜凸块，有时在接合铜引线时形成于铜凸块上的防氧化膜的在与铜引线的接合区域以外的部分也被去除，有时接合区域以外的防氧化膜被去除而露出的铜凸块表面被氧化，从而产生铜凸块与铜引线的接合不良。本专利技术是为了解决如上所述的问题点而完成的，其目的在于得到抑制使用铜的电极与使用铜的引线的接合部处的接合不良的产生的半导体装置。本专利技术的半导体装置具备：半导体基板；铜电极层，形成于半导体基板上；金属薄膜层，形成于铜电极层上，与外周部相比在内侧具有使铜电极层露出的开口部，所述金属薄膜层防止铜电极层的氧化；以及以铜为主要成分的布线构件，具有覆盖开口部的接合区域，所述布线构件接合于金属薄膜层且在开口部处接合于铜电极层。根据本专利技术，设置了具有与铜电极层和金属薄膜层接合的接合区域的布线构件，所以能够将铜电极层与布线构件接合，能够抑制接合不良的产生。附图说明图1是示出本专利技术的实施方式1中的半导体装置的平面构造示意图。图2是示出本专利技术的实施方式1中的半导体装置的剖面构造示意图。图3是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图4是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图5是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图6是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图7是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图8是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图9是示出本专利技术的实施方式1中的半导体装置的制造工序的剖面构造示意图。图10是示出本专利技术的实施方式2中的半导体装置的平面构造示意图。图11是示出本专利技术的实施方式2中的半导体装置的剖面构造示意图。图12是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图13是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图14是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图15是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图16是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图17是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图18是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图19是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图20是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图21是示出本专利技术的实施方式2中的半导体装置的制造工序的剖面构造示意图。图22是本专利技术的实施方式2中的半导体装置的制造工序所使用的其它夹具的剖面构造示意图。图23是本专利技术的实施方式2中的半导体装置的制造工序所使用的其它夹具的剖面构造示意图。(附图标记说明)1：半导体基板；2：铜电极层；3：金属薄膜层；4：引线；5、51、52：夹具；6：向夹具的超声波施加方向；7：夹具的施重方向；10：掩模件；11：凹部；12：凸部；20：引线的接合区域；21：引线与铜电极层的接合区域；22、23：引线与金属薄膜层的接合区域；31：开口部；100、200：半导体装置。具体实施方式首先，参照附图说明本专利技术的半导体装置的整体结构。此外，图是示意性的，并不反映示出的构成要素的准确的大小等。另外，附加了相同的附图标记的结构相同或者与其相当，这在说明书的全文中是共同的。实施方式1.首先，说明本专利技术的实施方式1的半导体装置100的结构。图1是示出本专利技术的实施方式1中的半导体装置的平面构造示意图。图2是示出本专利技术的实施方式1中的半导体装置的剖面构造示意图。图1中的单点划线AA处的剖面构造示意图为图2。在图中，半导体装置100具备半导体基板1、铜电极层2、金属薄膜层3、作为包含铜的布线构件的引线4。另外，在图1中，由虚线夹着的内侧表示引线4的接合区域20。由双点划线夹着的内侧表示引线4与铜电极层2的接合区域21。由虚线和双点划线夹着的内侧表示引线4与金属薄膜层3的接合区域22。在半导体基板1制作半导体元件(半导体器件)。半导体器件的种类例如为IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)、MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)等。半导体基板1的材料为硅(Si)、碳化硅(SiC)等。此外，关于半导体器件，只要能够形成本实施方式的电极形状即可，构造、材料、形状不被限制。具体而言，半导体器件的构造也可以为二极管等。另外，半导体器件的材料也可以为氮化镓(GaN)等。铜(Cu)电极层2形成于半导体基板1上(上表面)。作为铜电极层2的膜质，密度、表面粗糙度、导电率等特性不被特别限定。关于铜电极层2的形状，只要能够确保能够进行引线键合(wirebonding)的区域，形状、面积就不被特别限定。另外，只要在引线4被接合的面形成铜电极层2即可，作为电极结构，也可以从半导体基板1侧起为铝(Al)/铜的层叠构造。只要是引线4与铜电极层2接合的电极构造就能够应用。铜电极层2的膜厚能够任意地设定，但优选为1μm以上且50μm以下。关于铜电极层2的厚度，还有减轻引线键合时对电极的衬底(primary)构造造成的损伤的目的，优选设定为能够减轻在引线键合时产生的损伤的1μm以上的膜厚。另一方面，如果铜电极层3的厚度过厚，则产生的应力成为课题，所以优选为50μm以下。另外，能够与引线键合处理条件相匹配地适当地选择。进而，即使在与其它材料的层叠构造的情况下，只要是能够缓和对电极的衬底构造的损伤的影响的膜厚即可，特别优选当在半导体基板1上形成其它电极材料之后将铜电极层2形成于半导体装置100的表面侧的构造。金属薄膜层3形成于铜电极层2上(作为与半导体基板1相接的面的相反面的上表面)。金属薄膜层3无须是一层，也可以是两层以上的层叠构造。作为金属薄膜层3的材料，只要是针对铜电极层2具有防氧化效果的材料，就不被特别限定，作为材料例如考虑金(Au)、银(Ag)、钯(Pd)、镍(Ni)、钴(Co)、铬本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：/n半导体基板；/n铜电极层，形成于所述半导体基板上；/n金属薄膜层，形成于所述铜电极层上，与外周部相比在内侧具有使所述铜电极层露出的开口部，所述金属薄膜层防止所述铜电极层的氧化；以及/n以铜为主要成分的布线构件，具有覆盖所述开口部的接合区域，所述布线构件接合于所述金属薄膜层且在所述开口部处接合于所述铜电极层。/n

【技术特征摘要】
【国外来华专利技术】20170707 JP 2017-1336861.一种半导体装置，具备：
半导体基板；
铜电极层，形成于所述半导体基板上；
金属薄膜层，形成于所述铜电极层上，与外周部相比在内侧具有使所述铜电极层露出的开口部，所述金属薄膜层防止所述铜电极层的氧化；以及
以铜为主要成分的布线构件，具有覆盖所述开口部的接合区域，所述布线构件接合于所述金属薄膜层且在所述开口部处接合于所述铜电极层。


2.根据权利要求1所述的半导体装置，其特征在于，
所述金属薄膜层为两层以上的层叠构造。


3.根据权利要求1或者2所述的半导体装置，其中，
所述布线构件在所述接合区域的所述开口部处在多个部位处与所述铜电极层接合。


4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述金属薄膜层在所述接合区域具备膜厚不同的区域。


5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
...

【专利技术属性】
技术研发人员：佐藤祐司，浦地刚史，藤田淳，吉田基，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP