一种从OTN中提取信号时钟的方法技术

本发明专利技术公开了一种从OTN中提取信号时钟的方法。该方法通过FIFO缓存间断的原始OTN信号数据，当FIFO存储数据达到1/2深度时开始读取，读取是不间断的，读取FIFO的时钟来自于动态调节MMCM的输出，此MMCM的输出时钟即为从OTN中提取的信号时钟。本发明专利技术通过对MMCM相位的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而达到跟随原始OTN信号的目的，亦即实现了从OTN中提取出信号时钟的需求。本发明专利技术提出的方法具有消耗逻辑资源少、实现简单易操作的优点，为从OTN中提取信号时钟的功能需求提供了一种极具参考价值的方法。

A method of extracting signal clock from OTN

【技术实现步骤摘要】
一种从OTN中提取信号时钟的方法
本专利技术涉及光通讯领域中的OTN信号解析，尤其涉及一种从OTN中提取信号时钟的方法，用于从OTN中提取装载信号的时钟。
技术介绍
光传送网（OTN，OpticalTransportNetwork）技术由于能够满足各种新型业务需求，从幕后渐渐走到前台，已经成为传送网发展的主要方向。基于ITU-TG.709的OTN帧结构可以支持多种客户信号的映射和透明传输。其中一个关键技术就是从OTN中提取出信号的时钟。通常的处理方法是通过对OTN中信号进行复杂的算法处理，求取出信号的时钟，例如可通过计算一帧中间断无效的时钟周期所占百分比来求取信号时钟，但由于每一帧中间断无效的时钟周期数是不同的，所以给求取信号时钟带来了一定的复杂性。这种复杂性会消耗大量的逻辑资源，且实现起来非常困难，造成开发成本大幅提高。所以一种好的从OTN中提取信号时钟的方法在OTN信号解析
中起到了至关重要的作用。
技术实现思路
鉴于上述技术存在的问题，本专利技术提供一种从OTN中提取信号时钟的方法。本专利技术的目的就是要解决上述技术中存在的消耗逻辑资源多、实现难度大的问题。本专利技术采取的技术方案是：一种从OTN中提取信号时钟的方法，该方法在基于FPGA的硬件平台上实现，其特征在于：步骤如下：该方法通过FIFO缓存间断的原始OTN信号数据，当FIFO存储数据达到1/2深度时开始读取，读取是不间断的，读取FIFO的时钟来自于动态调节MMCM的输出，此MMCM的输出时钟即为从OTN中提取的信号时钟；通过对MMCM相位的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而达到跟随原始OTN信号的目的，亦即实现了从OTN中提取出信号时钟的需求；上述动态调节MMCM的具体方法为，根据1/4FIFO深度的编程空pempty与3/4FIFO深度的编程满pfull决定MMCM相位的正负调节，即当pempty有效时，表明读取FIFO的时钟过快，此时需对MMCM进行正调整以将读时钟周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的时钟过慢，此时需将MMCM进行负调整以将读时钟周期缩短一些，也就是频率调快一些。本专利技术所产生的有益效果是：在解析OTN中的信号时，可采用本方法提取信号的时钟，在FPGA内实现时，只需MMCM并辅以FIFO即可实现时钟的提取，极大的减少了逻辑资源，实现简单易操作。通过本专利技术提供的方法有效地解决了OTN中信号时钟提取困难的问题，在OTN信号解析
中有广泛的应用价值。附图说明图1本专利技术实现从OTN中提取信号时钟的原理图。具体实施方式以下结合附图对本专利技术做进一步说明：OTN中的信号是装载在OTN帧中的，OTN帧本身有自己的传输时钟，在图1中用otn_rec_clk标识，而data_signal_valid与data_signal表明了信号在OTN帧中是间断的，即并不是每个时钟周期都有效，data_signal_valid标识了信号在OTN帧中是否有效。从OTN中提取信号时钟的目的就是，提取出信号本身的时钟，在图中用data_signal_clk标识，在该时钟下信号每个时钟周期都是有效的，也就是data_signal_clk标识了信号的步调。为完成该目的，本专利技术通过FIFO缓存间断的原始OTN信号数据，当FIFO存储数据达到1/2深度时开始读取，读取是不间断的，读取FIFO的时钟来自于动态调节MMCM的输出，此MMCM的输出时钟即为从OTN中提取的信号时钟。本专利技术通过对MMCM相位的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而达到跟随原始OTN信号的目的，亦即实现了从OTN中提取出信号时钟的需求。图1中CONTROL模块负责调节MMCM的相位，调节的依据是1/4FIFO深度的编程空pempty与3/4FIFO深度的编程满pfull，即当pempty有效时，表明读取FIFO的时钟过快，此时需对MMCM进行正调整以将读时钟周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的时钟过慢，此时需将MMCM进行负调整以将读时钟周期缩短一些，也就是频率调快一些。此外，图1中还标识了CONTROL模块与MMCM的工作时钟为独立于otn_rec_clk的系统钟sys_clk。从上述描述的提取OTN中信号时钟的方法可以看出，通过利用MMCM动态调相的功能，巧妙的达到跟随OTN中信号的目的，这仅需消耗一个FIFO与简单的控制逻辑便可实现。本专利技术提供的方法避免了复杂的算法，极大的节省了逻辑资源，且实现起来简单易行，为从OTN中提取信号时钟的功能需求提供了一种极具参考价值的方法。本文档来自技高网...

【技术保护点】
1.一种从OTN中提取信号时钟的方法，该方法在基于FPGA的硬件平台上实现，其特征在于：步骤如下：/n该方法通过FIFO缓存间断的原始OTN信号数据，当FIFO存储数据达到1/2深度时开始读取，读取是不间断的，读取FIFO的时钟来自于动态调节MMCM的输出，此MMCM的输出时钟即为从OTN中提取的信号时钟；通过对MMCM相位的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而达到跟随原始OTN信号的目的，亦即实现了从OTN中提取出信号时钟的需求；/n上述动态调节MMCM的具体方法为，根据1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull决定MMCM相位的正负调节，即当pempty有效时，表明读取FIFO的时钟过快，此时需对MMCM进行正调整以将读时钟周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的时钟过慢，此时需将MMCM进行负调整以将读时钟周期缩短一些，也就是频率调快一些。/n

【技术特征摘要】
1.一种从OTN中提取信号时钟的方法，该方法在基于FPGA的硬件平台上实现，其特征在于：步骤如下：
该方法通过FIFO缓存间断的原始OTN信号数据，当FIFO存储数据达到1/2深度时开始读取，读取是不间断的，读取FIFO的时钟来自于动态调节MMCM的输出，此MMCM的输出时钟即为从OTN中提取的信号时钟；通过对MMCM相位的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而达到跟随原始OTN信号的目的，亦即...

【专利技术属性】
技术研发人员：张晓峰，刘凤新，史泽东，李灵侠，
申请(专利权)人：天津光电通信技术有限公司，
类型：发明
国别省市：天津;12