半导体基板与半导体装置制造方法及图纸

一种半导体基板与半导体装置，所述基板包括多个芯片。每个芯片包括至少一阵列区与至少一周边电路区。所述半导体基板具有多个沟道，设置于阵列区以及/或是周边电路区，其中沟道的深度与半导体基板的厚度之比在0.001至0.008之间，且所有沟道的面积占半导体基板的总面积为5％至90％之间。

Semiconductor substrate and semiconductor device

【技术实现步骤摘要】
半导体基板与半导体装置
本专利技术是有关于一种半导体技术，且特别是有关于一种能降低翘曲度(bowheight)的半导体基板与半导体装置。
技术介绍
随着晶圆尺寸变大、元件尺寸缩小的发展，单一晶圆能同时形成大量的芯片(chip/die)，以降低平均成本。然而，如欲在晶圆上形成各种元件与电路，单一晶圆会在工艺期间因为膜层材料的不同或元件布局的不同，导致阵列区和周边(电路)区的应力集中程度不同。如果没有注意到很容易就会造成高翘曲度。举例而言，翘曲度太大(即，翘曲高度正值太高)的话，会影响膜层沉积的均匀度，也可能使晶圆无法被吸附而无法执行相关的工艺。再者，翘曲度太低(即，翘曲高度负值太高)的话，会导致临界尺寸(CD)误差，也有可能在晶背沉积膜层。因此，需要一种能在半导体工艺中控制晶圆翘曲度的解决方案。
技术实现思路
本专利技术提供一种半导体基板，能降低翘曲度同时不改变原有的元件布局设计。本专利技术提供另一种半导体装置，其具有上述半导体基板，能在工艺期间维持低翘曲度。本专利技术的半导体基板包括多本文档来自技高网...

【技术保护点】
1.一种半导体基板，包括多个芯片，其中：/n每个所述芯片包括至少一阵列区与至少一周边电路区；以及/n所述半导体基板具有多个沟道，设置于所述阵列区与所述周边电路区中至少一者，其中所述多个沟道的深度与所述半导体基板的厚度之比在0.001至0.008之间，所述多个沟道的面积占所述半导体基板的总面积为5％至90％之间。/n

【技术特征摘要】
1.一种半导体基板，包括多个芯片，其中：
每个所述芯片包括至少一阵列区与至少一周边电路区；以及
所述半导体基板具有多个沟道，设置于所述阵列区与所述周边电路区中至少一者，其中所述多个沟道的深度与所述半导体基板的厚度之比在0.001至0.008之间，所述多个沟道的面积占所述半导体基板的总面积为5％至90％之间。


2.如权利要求1所述的半导体基板，其中所述多个沟道的所述深度在1μm～6μm之间。


3.如权利要求1所述的半导体基板，其中所述多个沟道的所述面积占所述半导体基板的所述总面积为10％至85％之间。


4.如权利要求1所述的半导体基板，其中所述多个沟道设置于所述阵列区内或者设置于所述周边电路区内。


5.如权利要求1所述的...

【专利技术属性】
技术研发人员：骆统，杨令武，杨大弘，陈光钊，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71