【技术实现步骤摘要】
一种I2C总线到并行总线的转换方法、终端及存储介质
本专利技术涉及嵌入式驱动
，尤其涉及一种I2C总线到并行总线的转换方法、终端及存储介质。
技术介绍
总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，总线是一种内部结构，它是CPU、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。计算机总线分成并行总线和串行总线，并行总线具有独立的多地址线和多数据线，对外设访问速度快，软件不需要驱动协议的支持；而串行总线基本就寥寥几根信号线，CPU对外设的访问需要驱动软件的支持；简单来说，软件实现简单的接口，硬件实现就复杂；硬件接口简单的接口，对软件驱动又有一定的要求。现在很多CPU都不具备了并行总线接口，为的是节省芯片成本；但是有些专用的芯片只能由并行总线访问，如果当前主控芯片无法提供并行接口的时候，无法满足产品的设计需求。因此，现有技术还有待于改进和发展。
技术实现思路
【技术保护点】
1.一种I2C总线到并行总线的转换方法，其特征在于，所述I2C总线到并行总线的转换方法包括：/n当无并行总线接口的第一CPU间接访问DSP芯片时，所述第一CPU向带并行总线接口的第二CPU的并行总线地址寄存器写入DSP的内部地址；/n所述第一CPU通过I2C读取所述第二CPU的并行总线数据寄存器；/n所述第二CPU从所述并行总线地址寄存器中检测到所述第一CPU需要访问所述DSP芯片的偏移地址时，从所述DSP芯片获取偏移地址的寄存器值，并存入到所述并行总线数据寄存器中；/n当所述第一CPU再次发起一次I2C读时序时，则直接获取所述DSP芯片的寄存器值。/n
【技术特征摘要】
1.一种I2C总线到并行总线的转换方法，其特征在于，所述I2C总线到并行总线的转换方法包括：
当无并行总线接口的第一CPU间接访问DSP芯片时，所述第一CPU向带并行总线接口的第二CPU的并行总线地址寄存器写入DSP的内部地址；
所述第一CPU通过I2C读取所述第二CPU的并行总线数据寄存器；
所述第二CPU从所述并行总线地址寄存器中检测到所述第一CPU需要访问所述DSP芯片的偏移地址时，从所述DSP芯片获取偏移地址的寄存器值，并存入到所述并行总线数据寄存器中；
当所述第一CPU再次发起一次I2C读时序时，则直接获取所述DSP芯片的寄存器值。
2.根据权利要求1所述的I2C总线到并行总线的转换方法，其特征在于，所述第二CPU通过I2C与所述第一CPU连接，所述第二CPU通过CS与所述DSP芯片连接。
3.根据权利要求1所述的I2C总线到并行总线的转换方法，其特征在于，所述I2C总线到并行总线的转换方法还包括：
所述第二CPU初始化启动；
设置I2C从机地址addr_dev；
设置并行总线地址寄存器的I2C偏移地址为addr_1；
设置并行总线数据寄存器的I2C偏移地址为addr_2；
设置片选CS1的寻址空间范围为0xf000-0000～0xf000-ffff；
使能I2C到片选CS1的桥接功能；
所述第二CPU初始化完毕。
4.根据权利要求3所述的I2C总线到并行总线的转换方法，其特征在于，所述片选CS1的片内寻址空间为0x10000字节。
5.根据权利要求1所述的I2C总线到并行总线的转换方法，其特征在于，配置所述第二CPU的I2C总线地址位宽度为16位地址模式。
6.根据权利要求3所述的I2C总线到并行总线的转换方法，其特征在于，所述I2C总线到并行总线的转换方法还包括：
所述第一CPU读所述DSP芯片寄存器R入口；
所述第一CPU通过I2C写所述第二CPU的寄存器，设备地址为addr_dev，偏移地址为addr_1...
【专利技术属性】
技术研发人员：杨超，吴闽华，孟庆晓，秦金昆，陈泽江，
申请(专利权)人：深圳震有科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。