一种数字电路输入管脚抗噪声电路制造技术

本发明专利技术涉及一种数字电路输入管脚抗噪声电路，包括信号滤波电路、信号整形电路，信号整形电路包括上升沿检测模块、下降沿检测模块、常零电平检测模块、常高电平检测模块、基本RS触发器模块。原始信号经信号滤波电路滤波后，同时发送至上升沿检测模块、下降沿检测模块、常零电平检测模块和常高电平检测模块；信号经过常零电平检测模块和下降沿检测模块检测处理后，发送至与门电路及基本RS触发器模块的复位端；信号经过常高电平检测模块和上升沿检测模块检测处理后，发送至与门电路及基本RS触发器模块的置位端；经基本RS触发器模块的输出端输出。本发明专利技术的优点是，可以极小的延迟滤除高频噪声，整形并去除信号畸变导致的不连续高低电平现象。

A digital input pin anti noise circuit

【技术实现步骤摘要】
一种数字电路输入管脚抗噪声电路
本专利技术属于电子电路
，具体涉及一种数字电路输入管脚抗噪声电路。
技术介绍
随着近年来电子技术的发展，芯片之间信号通讯的速率随着其工艺的升级成倍增长，为了满足高带宽的通讯速率，不得不采用更加陡峭边沿的信号进行通讯，如此以来给系统内部通讯线路带来了更多的高频噪声、串扰、振铃等干扰，尤其在基于共享总线背板通讯中，由于总线上节点数量多、通讯线路长，信号的质量更难以保证。因此芯片管脚的抗干扰能力显得尤为重要，尤其是数字芯片的输入管脚，如果不作任何处理会把错误的数据接收进来，造成安全隐患，而仅对输入信号进行简单滤波，如果滤波时间常数太小将无法滤除由于长传输线反射带来的信号畸变，而如果时间常数太大将会造成太长的信号延时并可能使信号产生畸变或消失，因此对于信号畸变时间接近信号半周期时，滤波方法将会失效。
技术实现思路
本专利技术的目的是解决上述问题，提供一种数字电路输入管脚抗噪声电路，可以极小的延迟滤除高频噪声，整形并去除信号畸变导致的不连续高低电平现象。为实现上述目的，本专利技术提本文档来自技高网...

【技术保护点】
1.一种数字电路输入管脚抗噪声电路，其特征在于，包括信号滤波电路和信号整形电路，所述信号整形电路包括上升沿检测模块、下降沿检测模块、常零电平检测模块、常高电平检测模块、基本RS触发器模块；/n原始信号经过信号滤波电路滤波，连接上升沿检测模块、下降沿检测模块、常零电平检测模块和常高电平检测模块，所述常零电平检测模块和下降沿检测模块依次连接与门电路及基本RS触发器模块的复位端；所述常高电平检测模块和上升沿检测模块依次连接与门电路及基本RS触发器模块的置位端；所述基本RS触发器模块的输出端输出处理后的信号；/n所述信号滤波电路包括基本RS触发器结构、基本与非门结构、基本或非门结构及若干延迟结构；输入...

【技术特征摘要】
1.一种数字电路输入管脚抗噪声电路，其特征在于，包括信号滤波电路和信号整形电路，所述信号整形电路包括上升沿检测模块、下降沿检测模块、常零电平检测模块、常高电平检测模块、基本RS触发器模块；
原始信号经过信号滤波电路滤波，连接上升沿检测模块、下降沿检测模块、常零电平检测模块和常高电平检测模块，所述常零电平检测模块和下降沿检测模块依次连接与门电路及基本RS触发器模块的复位端；所述常高电平检测模块和上升沿检测模块依次连接与门电路及基本RS触发器模块的置位端；所述基本RS触发器模块的输出端输出处理后的信号；
所述信号滤波电路包括基本RS触发器结构、基本与非门结构、基本或非门结构及若干延迟结构；输入信号依次输入至两个以上的串联延时环节，输入信号及从每一个延时环节分别输出的信号都输出至同一个与非门和同一个或门，再从该与非门输出至基本RS触发器的复位端，同时从该或门输出至基本RS触发器的置位端。


2.根据权利要求1所述的一种数字电路输入管脚抗噪声电路，其特征在于，所述上升沿检测模块包括基本或结构、基本延时结构，输入信号依次输...

【专利技术属性】
技术研发人员：吴小光，李威力，
申请(专利权)人：西安极光航空航天科技有限公司，
类型：发明
国别省市：陕西;61