锁存器电路制造技术

一种锁存器电路，包含输入电路、输出电路和开关电路。输入电路用于接收时钟信号和数据信号。输出电路耦接于输入电路，并耦接于第一电源端和第二电源端之间，用于依据时钟信号和数据信号产生输出信号。开关电路耦接于输出电路，其中当数据信号的电压电平切换时，开关电路断开第一电源端和第二电源端之间的导电路径。

Latch circuit

【技术实现步骤摘要】
锁存器电路
本公开文件有关一种锁存器电路，尤指一种具有可防止短路电流的开关电路的锁存器电路。
技术介绍
传统的锁存器电路的输出信号转变时(例如，由数值1转变为数值0)，其所耦接的高电压源和低电压源会互相导通，因而产生短路电流。短路电流会使得输出信号产生波纹(ripple)，因而可能损坏后端电路(例如，数字模拟转换器)的元件。此外，波纹还会使得信号噪声比(signaltonoiseratio)下降，以及总谐波失真(totalharmonicdistortion)上升。
技术实现思路
本公开文件提供一种锁存器电路，锁存器电路包含输入电路、输出电路和开关电路。输入电路用于接收时钟信号和数据信号。输出电路耦接于输入电路，并耦接于第一电源端和第二电源端之间，用于依据时钟信号和数据信号产生输出信号。开关电路耦接于输出电路，其中当数据信号的电压电平切换时，开关电路断开第一电源端和第二电源端之间的导电路径。上述的锁存器电路可以增进信号噪声比，并降低总谐波失真。附图说明为让公开文件之上述和其他目的、特征、优点与本文档来自技高网...

【技术保护点】
1.一种锁存器电路，包含：/n一开关电路，耦接于一第一电源端和一第二电源端之间，包含一正相输出端和一反相输出端；/n一输入电路，耦接于该正向输出端和该反向输出端，用于接收一时钟信号和一数据信号，用于依据该时钟信号和该数据信号导通该正相输出端和该第二电源端；以及/n一输出电路，耦接于该正相输出端和该反相输出端，并耦接于该第一电源端和该第二电源端，用于依据该时钟信号和该数据信号导通该正相输出端和该第一电源端，以于该正相输出端产生一输出信号；/n其中当该数据信号的电压电平切换时，该开关电路断开该第一电源端和该第二电源端之间的一导电路径。/n

【技术特征摘要】
20180731 TW 1071265551.一种锁存器电路，包含：
一开关电路，耦接于一第一电源端和一第二电源端之间，包含一正相输出端和一反相输出端；
一输入电路，耦接于该正向输出端和该反向输出端，用于接收一时钟信号和一数据信号，用于依据该时钟信号和该数据信号导通该正相输出端和该第二电源端；以及
一输出电路，耦接于该正相输出端和该反相输出端，并耦接于该第一电源端和该第二电源端，用于依据该时钟信号和该数据信号导通该正相输出端和该第一电源端，以于该正相输出端产生一输出信号；
其中当该数据信号的电压电平切换时，该开关电路断开该第一电源端和该第二电源端之间的一导电路径。


2.如权利要求1所述的锁存器电路，其中，该输出电路还用于产生反相于该输出信号的一反相输出信号，
其中当该时钟信号的电压电平切换时，该输出电路控制该输出信号和该反相输出信号的一交叉点。


3.如权利要求1所述的锁存器电路，其中，该输出电路包含：
一第一晶体管，耦接于该第一电源端和一第一节点之间，且其控制端耦接于该正相输出端；
一第二晶体管，耦接于该第一电源端和一第二节点之间，且其控制端耦接于该反相输出端；
一第三晶体管，耦接于该第二电源端和一第三节点之间，且其控制端耦接于该正相输出端；以及
一第四晶体管，耦接于该第二电源端和一第四节点之间，且其控制端耦接于该反相输出端。


4.如权利要求3所述的锁存器电路，其中，该开关电路包含：
一第五晶体管，耦接于该第一节点和该反相输出端之间，且其控制端用于接收该数据信号；
一第六晶体管，耦接于该第二节点和该正相输出端之间，且其控制端用于接收反相于该数据信号的一反相数据信号；
一第七晶体管，耦接于该第三节点和该反相输出端之间，且其控制端用于接收反相于该时钟信号的一反相时钟信号；以及
一第八晶体管，耦接于该第四节点和该正相输出端之间，且其控制端用于接收该反相时钟信号。


5.如权利要求1所述的锁存器电路，其中，该输出电路包含...

【专利技术属性】
技术研发人员：林见儒，雷良焕，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71